「状態ビット」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

光透過性変調部６５が各ダブルゲートトランジスタ２０ごとに被覆しているか否かによって、所定情報がビット化した状態で情報担持領域５１内に担持されている。例文帳に追加

Prescribed information is carried within the information carrying part 51 in a state of the information digitalized binarizedly, according to whether the light-transmissive modulation part 65 is coated in every of the each double gate transistor 20 or not. - 特許庁

ＣＧＭＳ対応記録機２は、ＣＩＰヘッダの予約済領域のビットがコピーフリーを示す状態であれば、そのままそのコンテンツのデータを取り込む。例文帳に追加

When bits of an already reserved area of a CIP header are in a state indicating copy free, a CGMS correspondence recorder 2 takes in data of contents as it is. - 特許庁

シーケンスレジスタ２０２の各レジスタ２０２Ａ〜２０２ｎの上位ビットには、そのレジスタにあらかじめ所定値が設定されたか否かを表わす状態フラグ２０４Ａ〜２０４ｎが設けられている。例文帳に追加

Status flags 204A-204n indicating whether the prescribed values are set to the registers 202A-202n of a sequence register 202 in advance or not are provided at the upper bits of the registers 202A-202n. - 特許庁

ＧＹＳＷ１０は、ビット線プリチャージ信号（ＢＬＥＱＴ）４０がプリチャージ停止を指示する状態であるＬｏレベルになるとカラム選択線７と４つのＬＹＳＷスイッチ２０_1〜２０_4とを接続する。例文帳に追加

GYSW10 connects a column selection line 7 to four LYSW switches 20_1 to 20_4 when a L_o level is reached where a bit line precharge signal (BLEQT) 40 is in the state of instructing a precharging stop. - 特許庁

ＣＧＭＳ非対応記録機４は、ＣＩＰヘッダの予約済領域のビットがコピーフリーを示す状態であれば、そのままそのコンテンツのデータを取り込む。例文帳に追加

When bits of the already reserved area of the CIP header are in a state indicating copy free, the recorder 2 takes in data of contents as it is. - 特許庁

フェージングなどによって入力ベースバンド信号がない状態になった場合にも、同期外れを防止したビットクロック信号再生方法および回路を提供する。例文帳に追加

To provide a bit clock signal reproducing method and circuit which prevent out of synchronism even when an input base band signal is absent due to fading or the like. - 特許庁

そして、通信状態が悪化した際に、携帯電話機６と配信装置１の回線交換呼部３３との間に回線交換呼を確立して低ビットレートのストリームデータを配信する。例文帳に追加

Further, when the communication state becomes degraded, a circuit switch call is established between the mobile telephone terminal 6 and a circuit switch call 33 provided in the distribution unit 1, so as to distribute a stream data of low bit rate. - 特許庁

そして特に、１ビットの情報語の符号化則に基づくことで、最尤復号過程での状態の遷移を縮退し、回路規模の肥大化を招かない効率的な復号処理を行う。例文帳に追加

Especially, based on the encoding rule of the 1-bit information word, transition is degenerated in the state of the viterbi decoding process, and efficient decoding processing which causes no increase in circuit scale is carried out. - 特許庁

記録媒体としてのディスクの状態を把握して、記録可能容量としての物理量を認識し、記録動作中には、現在の記録モードによるビットレートと前記記録可能容量の関係から、記録可能時間を演算する。例文帳に追加

Physical quantity is recognized as recordable capacity by grasping the state of a disk as a recording medium, and during recording operation, a recordable time is calculated from relation of a bit rate by the present recording mode and the recordable capacity. - 特許庁

有音検出器３０−１〜３０−ｎは各チャネルの音声信号の有音・無音を判定し、共通ヘッダ生成部７は、各チャネルの有音・無音の状態を示す多重化ビットマップによる共通ヘッダを作成する。例文帳に追加

Voiced sound detector 30-1 to 30-n discriminate voiced/non-voiced signal of the voice signals of each channel and a common header generating section 7 generates a common header employing a multiplex bit map denoting a voiced/non-voiced state of each channel. - 特許庁

DAC１，２の前段には、Mビット（M＞N）の入力ディジタルデータDiをｋ倍してDAC１に供給するか、スルー状態でDAC２に供給するかを決定し、データを振り分けるDSP３が設けられる。例文帳に追加

A DSP 3 which determines whether M-bit (M>N) input digital data Di are multiplied by (k) and supplied to the DAC 1 or supplied to the DAC 2 in a through state and distributes the data is provided in front of the DAC 1 and DAC 2. - 特許庁

ベリファイ動作時、電流制御回路５０が相補ビット線ＢＬＴ，ＢＬＢの少なくとも一方に所定の電流ＩＲＥＦを流した状態で、ラッチ型センスアンプ７０はセンス動作を行う。例文帳に追加

During verification operation, the latch type sense amplifier 70 performs sense operation. - 特許庁

通信制御部３は、取得した通信レートの値で家電制御装置２に所定のビット列で構成される確認メッセージを送信し、所定時間、家電制御装置２からの返信メッセージの受信待機状態となる。例文帳に追加

A communication control unit 3 transmits a confirmation message constituted by a specified bit stream to a home electric appliance control unit 2 at an acquired communication rate value, and enters a reception waiting state of a reply message from the home electric appliance control unit 2 for a specified period of time. - 特許庁

このようにビット線の電位を検知し、プリチャージの状態に応じてプリチャージ回路をコントロールすることによって、電源電圧の変化に応じ最適のプリチャージを行い、読み出し動作の高速化を図ることができる。例文帳に追加

Thus, a potential of the bit line is sensed, and a precharging circuit is controlled according to the precharging state, an hence optimum precharging is conducted according to a change of a power source voltage, thereby accelerating a reading operation. - 特許庁

この入れ替えに対応し、メモリセルＭＣ_1 〜ＭＣ_N のうち、上側の半分のメモリセルＭＣ_1 〜ＭＣ_N/2 では、接続線３と接続線４とが交差された状態で、読み出しビット線ＲＢ、／ＲＢと接続されるようになっている。例文帳に追加

In correspondence with the transposition, upper half memories MC_1-MCN_/2 out of the memory cells MC_1-MCN are connected with the read bit lines RB and /RB under a state where a connecting line 3 is intersecting the connecting line 4. - 特許庁

エラーのない状態において単一のビットのみがセットされるワンホットワードにおけるエラーを効率的に検出するための装置および方法を提供する。例文帳に追加

To provide a device and method for efficiently detecting an error in an one hot word in which only a single bit is set in a state free from any error. - 特許庁

こうして、選択メモリセルＭＣ12の閾値が高い場合に非選択メモリセルＭＣを介して電流がリークしてビット線ＢＬ3の電位が下がることを防止し、オン状態であると誤判断されないようにする。例文帳に追加

In this way, the reduction of a potential of the bit line BL3 is prevented by leak of a current through a non-selection memory cell MC when a threshold value of the selected memory cell MC12 is high, and wrong judgment that it is 'on-state' is prevented. - 特許庁

電文検査データに特定パターンデータ４０を付加し、受信器側でビット誤りを計算し、受信局応答データの回線状態判定結果４１に結果を入れて返信する。例文帳に追加

Specific pattern data 40 are added to telegraphic message inspection data, and a bit error is calculated at a receiver side, and the result is inputted to a line state judgment result 41 of the receiver station response data, and returned. - 特許庁

工具を持つ手による遠隔操作によってチャックを工具ビットの着脱ができる状態にセットすることができ、ホルダーの操作に両手を必要としない。例文帳に追加

It is possible to set the chuck in a state capable of connecting and disconnecting the tool bit by remote operation by a hand having the tool and it is not necessary to use both of the hands for operation of the holder. - 特許庁

この後、プレート線ＰＬ０，ＤＰＬの電位を“Ｌ”にした状態で、“０”書き込み回路１４により、ビット線ＢＬ０の電位をＶＳＳに設定する。例文帳に追加

After that, in a state in which potentials of plate lines PL0, DPL are made "L" , the potential of the bit line BL0 is set to VSS by a "0" write-in circuit 14. - 特許庁

Ｎ値化／Ｎ状態LDPC符号化部１１２は、上記Ｎ値シンボル化された情報を、Ｎを法とする演算にしたがって、上記Ｎ値パリティ検査ビットを生成する。例文帳に追加

An N-ary coding/N state LDPC coding part 112 generates an N-ary parity check bit according to an arithmetic operation for which N is a modulus for the information made into the N-ary symbol. - 特許庁

加熱手段は、この誘電体記録媒体が情報保持可能な状態に置かれている所定期間に亘って、誘電体板２６を、分極反転ドメインによる記録ビットの拡がりを抑制する所定温度に保つ。例文帳に追加

The heating means maintains the dielectric plate 26 at a predetermined temperature that suppresses the expansion of recording bits by the polarization reverse domain over a predetermined period where the dielectric recording medium is kept in an information holdable state. - 特許庁

本発明は、回線状態に応じ最大に近い伝送ビットレートを自動で設定できるＡＤＳＬ通信方法及びＡＤＳＬ通信装置及びＡＤＳＬ通信プログラムを提供することを目的とする。例文帳に追加

To provide a method, apparatus and program for ADSL communication in which a transmission bit rate close to a maximum bit rate can be set automatically depending on the line state. - 特許庁

つまり、ビット線対（ＢＬ０、／ＢＬ０）および（ＢＬ２、／ＢＬ２）の電位を、プリチャージされた状態から入出力部へのデータの読み出しおよび書き込みが行なわれるまで維持する。例文帳に追加

That is to say, potentials of the pair of bit lines (BL0, the inverse of BL0) and the pair of bit lines (BL2, the inverse of BL2) are maintained, until the data is read out from and written to the input/output part from a precharged state. - 特許庁

これにより、キャリーを常に１ビットしかたてないようにすることで、仮にメタステーブル状態が起きても遅延時間の飛び（不連続な飛び）を最小化することができる。例文帳に追加

In this way, hops of the delay time (discontinuous hops) can be minimized by putting up always only one bit of carry even if a metastable state occurs. - 特許庁

ステップＳ１００で、ＥＥＰＲＯＭ３０４内のフラッシュメモリ３０２の書込み状態フラグ領域３０４ａを読み出し、各ビットの“０”の有無を調べ、フラッシュメモリの書込みが正常に終了したかどうかを調べる。例文帳に追加

In a step S100, a writing state flag area 304a of the flash memory 302 inside an EEPROM304 is read out and it is inspected whether each bit is zero or not for checking whether writing of the flash memory is finished normally or not. - 特許庁

音響信号を所定区間に区分し、埋め込むべき２ビットがとり得る４値に応じて、前記所定区間の低周波成分の状態を変更する。例文帳に追加

The sound signal is divided into a predetermined interval, and a state of a low frequency component of the predetermined interval is changed according to four values obtained by two bits which are to be embedded. - 特許庁

本発明は、複数ビットの電気的可変不揮発メモリセルの記憶状態分界およびプログラミング基準信号に関して新規な装置および方法を提供するものである。例文帳に追加

To provide an apparatus and a method for demarcating memory states of an electrically alterable and non-volatile multi-bit memory cell and a new device, and to provide a method about a programming reference signal. - 特許庁

予め高抵抗状態での所望の複数のセルの読み出し時のビット線電位の平均値を求め、参照電圧発生器６２に記憶しておく。例文帳に追加

Average values of bit line potential at the time of read of a desired plurality of cells in a high resistance state are obtained previously, and they are stored in a reference voltage generator 62. - 特許庁

丸め処理部１０は、各３２bitの入力データＩＮ１〜ＩＮＫのうちの上位ｚ／２bitの特定領域Ａの使用状態によって、確保するビットフィールドＣを選択してｚ／２に丸め込む。例文帳に追加

The round-off processing part 10 selects a bit field C to secure according to a use state of a specified area A of a higher order z/2bit among the respective input data IN1 to INK of 32 bit and rounds it off to z/2. - 特許庁

その結果、この領域の半導体基板表面には正電荷が蓄積状態となり、ビット線間およびワード線間のリーク電流を抑制することができる。例文帳に追加

As this result, the semiconductor substrate is brought into a state where positive charges are accumulated on the surface thereof, and thus, the leak current can be suppressed between the bit lines and between the word lines. - 特許庁

クラスコード用タップに含まれる９画素の画素値Ｐ１乃至Ｐ９が図１５に示すような状態である場合、ます、ＡＤＲＣにより９ビットのクラスコード１０１００１１１１が生成される。例文帳に追加

In the case that pixel values P1 to P9 of nine pixels included in a class code tap is in a state as shown in the figure, first the ADRC generates a class code 101001111 in 9-bits. - 特許庁

磁気ディスク１０上には、データを保持し、参照先および参照元などのデータブロックの管理情報を有するデータブロック１２と、データブロック１２の状態をビットマップで管理する管理ブロック１４とを備える。例文帳に追加

Data blocks 12 which holds data and has the management information of data blocks such as a reference destination and a reference source and management blocks 14 managing the states of the blocks 12 with bitmaps are provided on a magnetic disk 10. - 特許庁

ＥＦＭ変調器１２では、ＥＦＭ後の特殊データに対して、Ｔ_min＝３、Ｔ_max＝１１のランレングスリミット制限を緩めた状態でＤＳＶが収束可能な接続ビットが選択される。例文帳に追加

The EFM modulator 12 selects connection bits capable of converging a DSV (Digital Sum Variation) in a state of relaxing the run lengths lit of T_min=3 and T_max=11 from the particular data after the EFM. - 特許庁

また、数十ビットのパラレルＤＯインタフェース８を持ち、パラレルＩ／Ｏインタフェースの状態を表示することが可能なＬＣＤ表示画面２を持つ。例文帳に追加

The tester also has an LCD display screen 2 which can display a state of the parallel I/O interfaces. - 特許庁

また、スイッチ設定部７３ａは、組み合わされた複数の音声データを結合して１つの出力音声データを生成し、これをビットアドレスと対応付けられた状態で、メモリとしてのメモリカード８またはＦＥＰＲＯＭ２２ｂに転送する。例文帳に追加

The switch setting part 73a also combines each plurality of combined audio data to generate single output audio data, and transfers it to a memory card 8 or FEPROM 22b as a memory while associating it with the bit address. - 特許庁

シールド筒１内の周方向の１箇所には、最短状態で後退移動した１つのカッターユニット８Ｕを収納するビット交換作業室１１を隔壁６に隣接させて設ける。例文帳に追加

A bit exchanging operation chamber 11, in which one cutter unit 8U retracted and shifted under a shortest state is housed, is mounted at one place in the peripheral direction in the shield cylinder 1 while being adjoined to the partition wall 6. - 特許庁

リペア信号生成部１０は、ｎ個（ｎは整数）のヒューズＲＦを含み、各ヒューズＲＦの切断、非切断状態に応じてレベルが変化するｎビットの内部リペア信号Ｓｉを出力する。例文帳に追加

A repair signal generation portion 10 includes n fuses RF (n is integer), and outputs an n bits internal repair signal Si with which level changes according to the status of the each fuse RF being cut, being not cut. - 特許庁

この状態で、所定周波数成分の強度を、埋め込むべきビット値に応じて変更し（ｄ）、振幅変換を行った倍率の逆数で振幅逆変換を行った後（ｅ）、周波数逆変換を行う（ｆ）。例文帳に追加

In this state, intensity of the predetermined frequency component is changed according to a bit value to be embedded (d), and after amplitude reverse conversion by a reverse number of the magnitude of the amplitude conversion (e), frequency reverse conversion is performed (f). - 特許庁

第１の記憶ノードＮＤ１にＬｏｗのデータが記憶されている場合は、トランジスタＴｒ２はオン状態となるため、ビットラインＢＬからトランジスタＴｒ１〜Ｔｒ３をこの順に介して、接地電位に電荷が引き抜かれる。例文帳に追加

When data of "Low" are stored in a first storage node ND1, as a transistor Tr2 is made an "on" state, electric charges are extracted from bit lines BL to a ground potential through transistors Tr1 to Tr3 in this order. - 特許庁

第２の段階について、受信強度の第１の閾値Ａを設定し、受信状態が、閾値Ａ以上の受信強度のものと、閾値Ａよりも小さい受信強度のものとで２値の１ビットで表される。例文帳に追加

In the 2nd step, a 1st threshold A with respect to the reception strength is set, and a binary bit is used to express the reception state having the reception strength of the threshold A or over and having the reception strength smaller than the threshold A. - 特許庁

この破砕刃チップ７は、正逆回転に伴う掘削に適合するものであり、ビット本体２の長手方向では、一列状態で配置される場合または千鳥状に配置される場合がある。例文帳に追加

In the longitudinal direction of the bit main body 2, the crushing tips 7 suitable for excavation accompanying reciprocal rotation are arranged in a line or in a zigzag arrangement. - 特許庁

なお、払出制御手段は、エラービットの状態にかかわらず、賞球払出個数カウンタの値が１０になる賞球個数信号を遊技機外部に出力する。例文帳に追加

Also, the put-out control means outputs a prize ball number signal for which the value of a prize ball put-out number counter becomes 10 regardless of the state of an error bit to the outside of the game machine. - 特許庁

従って、スタンバイ状態でのビット線ＢＬｊの電位は、ディスチャージ用トランジスタＤＴｊのソース電位（ＧＮＤ）によって電源電位（ＶＤＤ）から接地電位（ＧＮＤ）へと変化し、ＧＮＤに維持される。例文帳に追加

Therefore, electric potential of the bit lines BLj at a standby state is changed from a power potential (VDD) to the ground potential (GND) by the source potential (GND) of the discharge transistor DTj, and kept to the GND. - 特許庁

そして、駆動及び制御回路１４でプレート線ドライバ及び前記カラムデコーダを制御し、複数本のワード線をＯＦＦした状態で、プレート線とビット線間に電位差を印加する。例文帳に追加

The plate line driver and the above column decoder are controlled by a drive and control circuit 14, and difference of potential is impressed between a plate line and a bit line in a state in which a plurality of wordlines are turned off. - 特許庁