「状態ビット」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

そして、受信信号の信号レベルが目標レベルとなるように増幅部の増幅率を制御すると共に、受信して得たデジタル放送信号の復調信号のビット誤り状態に応じて、増幅部の増幅率を制御する目標レベルを可変設定する。例文帳に追加

Then, an amplification factor of the amplification section is controlled by a control section in a manner bringing to a target level the signal level of the received signal, and the target level is variably set in accordance with a bit error status of the demodulated signal of the received digital broadcast signal. - 特許庁

更に、次に符号化をする符号化テーブル要素を状態情報Ｓｋ＋１として出力して符号化テーブル１１１に入力し、Ｓｋ＋１に対応するテーブル要素で次の入力ビットを符号化していくことによって可変長符号であっても、ブロック符号と同様な符号化が可能である。例文帳に追加

Even a variable length code can be encoded same as a block code, by outputting an encoded table element to be encoded next as a state information Sk+1, inputting it into the encoded table 111, and encoding next input bits with a table element corresponding to Sk+1. - 特許庁

伝送帯域内の信号が中断した場合には、下り回線品質選択部１９又は上り回線制御選択部２７で回線品質の状態に相関する送信電力の制御情報を選択して符号化に適応し、ビットの配分を切り替えて伝送する可変速度符号化システムである。例文帳に追加

The variable speed coding system uses an outgoing channel quality selection section 19 or an incoming channel control selection section 27 to select the control information of transmission power correlated with the state of channel quality when the signal in the transmission band is interrupted so as to adapt to the coding and transmits the signal by rearranging bit allocation. - 特許庁

利用者装置２００では、受信した量子現金の各エンタングルド組に対し、ビット反転と位相反転の少なくとも一方を合計偶数回施し、この処理を施した量子現状態と、額面情報とを、量子現金として小売店装置３００に送信する。例文帳に追加

The user device 200 applies at least either bit inversion or phase inversion to each of the entangled sets of the received quantum cash the even-number of times in total, and transmits the quantum cash state to which such processing is applied and the face value information as quantum cash to a retailing store device 300. - 特許庁

書き込み可能な不揮発メモリ１０に、複数桁の機能設定ビットを有する機能設定スイッチ６２の設定パターンと前記操作用スイッチＳ１〜Ｓ６の操作状態との組合せ条件に基づいて設定される機能設定内容を書き込み記憶させる。例文帳に追加

The setting pattern of a function switch 62 having the function setting bit of a plurality of digit and the function setting content set based upon combined condition with the operation status of operation switches S1 to S6 are written and stored in a writable non-volatile memory 10. - 特許庁

ｍ段フリップフロップ２６０は、初期値設定後、１シフト回路２２０あるいはｎシフト回路２３０の出力を順次保持し、シフト後のＭ系列に相当する内部状態をラッチ回路２７０に出力し、ｍビットのバス信号として出力させる。例文帳に追加

The m stage flipflop 260 sequentially holds outputs of the one shift circuit 220 or the n shift circuit 230 after setting an initial value, outputs an internal state corresponding to a shifted M sequence to a latching circuit 270 to make the latching circuit 270 output the external state as an m-bit bus signal. - 特許庁

直交周波数分割多重信号(ＯＦＤＭ信号)などのデジタル伝送において、信号空間ダイヤグラムとビット誤り率を測定した結果から、デジタル伝送に適した受信状態の判断を簡易に行なうことが可能なデジタル信号受信装置を提供する。例文帳に追加

To obtain a digital signal receiver capable of easily deciding a receiving state suitable for digital transmission from the measured result of a signal space diagram and a bit error rate, in digital transmission of orthogonal frequency division multiplexing signal (OFDM signal) or the like. - 特許庁

遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値を“１”から“０”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する。例文帳に追加

When starting the execution of game control, numerical value data are read from a random numerical value register, and bit values of the random number latch flag data RDFM0 and random number latch flag data RDFM1 are changed to "0" from "1", thereby setting a corresponding random number latch flag to an off-state. - 特許庁

各ＲＯＭビットに必要なダイ面積を最小限に抑えて、非読み取り時の電力消費をほとんどなくし、同時に、得られる電源電圧が比較的低い状態で電圧マージンを増すことを可能にする、新規のＩＣ ＲＯＭ設計を提供する。例文帳に追加

To provide new IC ROM design by which die area required for each ROM bit is suppressed to the minimum, power consumption at non-read is almost made zero, increment of voltage margin can be performed in a state in which power source voltage obtained simultaneously is comparatively low. - 特許庁

変換回路によりＭ入力変数から変換された一般化されたｑ−ビットを実現する２ 端子の状態に対する基本的演算の組み合わせとして量子コンピュータの演算を分解し実現させるとともに、各基本的演算を実現させる回路を用いて実現させた。例文帳に追加

The arithmetic of the quantum computer is decomposed and provided as combination of basic arithmetic to the states of two terminals for realizing the general q-bit converted from M input variables by a converting circuit by using the circuit for realizing each of basic arithmetics. - 特許庁

個人の作業用のシートを設け、メモリオブジェクト、メールオブジェクト等のオブジェクトを配置したり、シートへ文字や図形を書き込んだり、ビットマップや写真等の静止画、アニメーションやビデオ等の動画を貼り付けたり、シートの表示状態を切り替える機能を兼ね備えている。例文帳に追加

After generating this video of the individual working state, the video of a conference state is read from a conference state video generating part 12 and the displaying state of a window is read from the part 24 to decide the displaying state of the window. - 特許庁

これらの第１ポートおよび第２ポートアクセストランジスタは、それぞれ第１および第２ポートワード線選択時に選択状態とされ、対応のストレージトランジスタの対応の第２および第３電極を、それぞれ第１および第２ポートビット線（ＢＬ２Ａ，ＢＬ２Ｂ）に結合する。例文帳に追加

The first port and second port access transistors are turned to a selected state when selecting first and second port word lines respectively and second and third electrodes corresponding to the corresponding storage transistors are coupled to first and second port bit lines (BL2A and BL2B) respectively. - 特許庁

ネットワークに接続された録画装置と再生装置との間の転送率が再生を行うコンテンツのビットレートを下回る状態でネット枠経由再生を行うと，必要な転送率を確保できず，ユーザは十分の品質のサービスを享受できない例文帳に追加

To solve the problem that it is impossible to secure a necessary transfer rate, and it is impossible for a user to enjoy a service whose quality is sufficient when a content is reproduced via a network in such a state that a transfer ratio between a recording device and a reproduction device connected to a network is below a bit rate of the content to be reproduced. - 特許庁

モードビットＣが副演算装置の使用禁止を指示しているときには、付加状態識別信号Ｂが副演算装置がＣＰＵに付加されていることを示すか否かに依らないで、副演算装置を使用する命令に応答して第２の例外を上記回路により発生する。例文帳に追加

When the mode bit C instructs the inhibition of the use of the sub-arithmetic unit, a second exception is generated by the judging circuit 30 and the exception generating circuit in response to the instruction to use the sub-arithmetic unit regardless of whether or not the additional state identification signal B indicates that the sub-arithmetic unit is added to the CPU. - 特許庁

エラーフラグ判断部２０は、バッファ１６からデコーダ１７に送られる上記再生用１ビットデジタル信号Ｄ_Ｒ’よりも時間的に前のデータ、例えば所定時間後にデコーダ１７に送られるべき判断用データ列Ｄ_ｄ中のエラーフラグｆ_ｅの状態を判断する。例文帳に追加

An error flag determination section 20 determines the state of the error flag f_e in the data earlier in terms of time than the 1 bit digital signal D_R' for reproduction to be sent from a buffer 16 to the decoder 17, i.e. in a data column D_d for determination ought to be sent to the decoder 17 after, for example, the prescribed time. - 特許庁

半導体集積回路は、Ａ／Ｄ変換器１０ｂｉｔ Ａ／Ｄ＿Ｃｏｎｖと、２ビットの入力信号Ｃ、Ｂに応答して高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）、高インピーダンス（Ｈｉ−Ｚ）の４状態の出力信号Ｏを生成する診断信号生成回路ＢＩＤＴ Ｃｉｒｔとを含む。例文帳に追加

The semiconductor integrated circuit includes an A/D convertor 10bit A/D_Conv and a diagnostic signal generating circuit BIDT Cirt for generating output signals O of four states, or high level (H), low level (L), medium level (M), and high-impedance (Hi-Z) in response to 2-bit input signals C, B. - 特許庁

異常(S＝0,7)が検出されてからその後最初に検出された規格内値(Y0)の各ビットの反転事象が全て検出されるまでの間一過性判定の保留が継続され、これらの動作により、異常が回復可能な異常であった場合、測定系は正常状態に復帰される。例文帳に追加

The suspension of the temporality determination is continued since the abnormality (S=0, 7) is detected until all the inverting events of the respective bits of a value Y10 within the standard thereafter detected for the first time are detected, and the measurement system is restored to its normal state by those operations when the abnormality is recoverable. - 特許庁

データシフト制御回路１はデータバッファ内のデータを次段にシフトするよう制御し、データバッファ内の有効ビットの情報が無効になると、無効状態のデータバッファよりも上位のデータバッファの内容を全て１段下位のデータバッファにシフトさせる。例文帳に追加

A data shift control circuit 1 performs control so as to shift data in a data buffer to a next stage, and it shifts all the contents of a data buffer of higher order than that of a data buffer in an ineffective state to that of a data buffer which is one stage lower when information of the effective bit in the data buffer becomes ineffective. - 特許庁

被試験磁気ヘッドのライト素子に印加するパルス電流振幅値を１ビット領域に含まれる磁気モーメントをすべて反転させるのに十分な大きさの磁界を発生させることが可能な飽和状態電流値に設定してテストデータを書き込み、非対称性Ａ_asymを計測する。例文帳に追加

A pulse current amplitude value applied to the write element of a magnetic head to be tested is set to a saturation state current value with which a magnetic field having sufficient magnitude to reverse all magnetic moment included in one bit area can be generated, test data is written, and asymmetry A_asym is measured. - 特許庁

相変化メモリセル（ＭＣ）において、選択メモリセル（ＭＣ）が接続されるビット線（ＢＬ）に、書込電圧を書込電圧発生回路（２４）から伝達した後、ワード線（ＷＬ）を選択状態へ駆動し、書込電流をメモリセルに供給する。例文帳に追加

In a phase change memory cell MC, a write voltage is transmitted from a write voltage generation circuit 24 to a bit line BL to which a selection memory cell MC is connected, and then a word line WL is driven to a selection state to supply a write current to the memory cell. - 特許庁

結晶状態により抵抗値が変化するカルコゲナイド膜（３６）とビット線を構成する導電層（３２）の間およびヒータ（３７）と書込電流駆動用のバイポーラトランジスタのエミッタ不純物領域（４４）との間に熱伝播ブロック層（３５，３８）を設ける。例文帳に追加

Heat propagation block layers (35, 38) are provided between a chalcogenide film (36) where resistance is changed based on a crystalline state and a conductive layer (32) that configures a bit line, and between a heater (37) and an emitter impurity region (44) in a bipolar transistor for write current driving, respectively. - 特許庁

ティースビット１は、耐摩耗性に優れた超硬材チップ４を先端に備えた状態で、台金となる鋳造用金属５（例えば、鋳鋼）を鋳込むことによって形成されており、超硬材チップ４の鋳造用金属５との接触面には凸部６が設けられている。例文帳に追加

A teeth bit 1 is formed by casting casting metal 5 (for example, casting steel) being base metal in a state of having on the tip a cemented carbide material tip 4 excellent in abrasion resistance, and a projecting part 6 is arranged on a contact surface with the casting metal 5 of the cemented carbide material tip 4. - 特許庁

Ｕ−ＴＯＣの管理テーブルに空き領域をデジタルデータ用のトラックとすることを示すトラックモードのデータを記録し、デジタルデータ用のトラックとされた空き領域の先頭にミニディスクのデータの記録状態を示すビットマップを作成する。例文帳に追加

data of a track mode indicating that the empty region is made a track for digital data are recorded in the control table of U-TOC, and a bit map indicating a recording state of data in the mini-disk is made at the head of the empty region made the track for digital data. - 特許庁

版下データに対して解像度変換及び／またはビット深度変換を必要とせず付加データを付加することができ、印刷前に付加データが付加された印刷結果と同じ状態を確認することができる文書管理装置等を提供する。例文帳に追加

To provide a document management device or the like capable of adding an additional data, without requiring resolution conversion and/or bit depth conversion for a block copy data, and capable of confirming the state same to a printed result added with the additional data, before printed. - 特許庁

ＤＡＣ１，２の前段には、Ｍビット（Ｍ＞Ｎ）の入力ディジタルデータＤｉをｋ倍してＤＡＣ１に供給するか、スルー状態でＤＡＣ２に供給するかを決定し、データを振り分けるＤＳＰ３が設けられている。例文帳に追加

The preceding stage of the DACs 1 and 2 is provided with a DSP 3, that decides whether to multiply input digital data by (k) times to be supplied to the DAC 1 or to supply the input digital data to the DAC 2 in a through state and allocates the data. - 特許庁

符号化機能検査時には、ＣＰＵ４は、誤り訂正回路１２により検査ビットの付加されたデータをＥＥＰＲＯＭ２よりも書き込み速度の速いメモリ３に対して書き込ませ、誤り訂正回路１２を機能させない状態で読み出し照合することにより検査を行う。例文帳に追加

During encoding function inspection, a CPU 4 writes data having an inspection bit added thereto by an error correction circuit 12 into the memory 3 of a writing speed higher than that of an EEPROM 2, and performs inspection by reading and collating without operating the error correction circuit 12. - 特許庁

パッド１１の施工面Ｍに接する部分に設けたウレタンゴム１１ａ等の弾性部材で施工面Ｍとの密着状態が保たれ、懸濁液の回収漏れをなくし、ドリルビットに冷却液を確実に供給できる。例文帳に追加

The adhesion state to the execution surface M is held by the elastic member such as a urethane rubber 11a or the like provided to the part coming into contact with the execution surface M of a pad 11 and the recovery leak of the suspension is eliminated to certainly supply the cooling liquid to the drill bit. - 特許庁

可視カメラから得られる映像を取り込み、この映像より取得したビットマップ画像を画像処理することにより、道路上に新たな設備を追加することなく、昼夜間連続で路面の状態を判断する方法とその装置を提供すること。例文帳に追加

To provide a method of judging the state of a road surface continuously day and night without the need for installing a new facility on a road by capturing a video image obtained from a visual camera and applying an image processing to a bit map image acquired from the video image and to provide an apparatus therefor. - 特許庁

かかる電磁波シールド層を設けることにより、メモリセル領域内のワード線、プレート線、ビット線などに電磁波が直接照射されることはなくなり、従って、予期しない電界がメモリセル内の強誘電体キャパシタに印加されて記憶状態が変化するのを防止することができる。例文帳に追加

By installing the electromagnetic wave shielding layer, direct irradiation of electromagnetic waves to a word line, a plate line and a bit line in the memory cell region is precluded, so that change of storing state which is caused by the application of an unexpected electric field to the ferroelectric substance capacitor in the memory cells can be prevented. - 特許庁

入出力装置５０ｑは、転送装置２０から受信したテンプレート情報４５ａ、４５ｂ、４５ｃを記憶する手段と、入力の状態と記憶されたテンプレート情報とに基づき転送装置２０に送信するビット列１４ｑを生成する手段とを備える。例文帳に追加

The input/output devices 50q have: means for storing the template information 45a, 45b, 45c received from the transfer device 20; and means for generating the bit strings 14q transmitted to the transfer device 20 on the basis of a state of input and the stored template information. - 特許庁

第一の伝送サービスを利用している状態では、蓄積量が第一の閾値を下回る場合はストリーミングデータの再生速度を第一の伝送サービスの伝送速度よりも低いビットレートに抑制し、蓄積量が第一の閾値を上回る場合は抑制を解除する。例文帳に追加

In the state of using a first transmission service, the reproduction speed of the streaming data is suppressed to a bit rate lower than the transmission speed of the first transmission service in the case that a storage amount is below a first threshold, and suppression is released in the case that the storage amount exceeds the first threshold. - 特許庁

磁気ランダムアクセスメモリシステムは、トンネル磁気抵抗素子１０、ワード線ＷＬ１〜ＷＬｎ、ビット線ＢＬ１〜ＢＬｍ、書き込みドライバ、及び全ての書き込みドライバを同時に選択状態にできる書き込み回路５２を備えている。例文帳に追加

This magnetic random access memory system is provided with tunnel magnetic resistance elements 10, word lines WL1 to WLn, bit lines BL1 to BLm, a writing driver and a writing circuit 52 that can simultaneously select all writing drivers. - 特許庁

第１の状態遷移部は、クロックの立ち上がりに対応して、３ビット信号Ｎ１５４〜Ｎ１５６をデータ１１２の値で決まる方向に遷移し、クロックでホールドして反転した結果を第１のラッチ出力Ｎ１３４〜Ｎ１３６へ出力する。例文帳に追加

A first state transition section shifts 3-bit signals N154 to N156 in a direction depending on a value of data 112 in response to the leading of the clock, and outputs the signal subjected to holding and inversion by using the clock to first latch outputs N134 to N136. - 特許庁

プリンタドライバプログラムは、印刷時に通常の印刷を行うか、または印刷ジョブを画像形成装置に送信した後ビットマップデータ変換して保存して待機状態とし、それらの待機印刷ジョブを連続に印刷することによる省エネ印刷を行うかを選択できる。例文帳に追加

A printer driver program can select, in printing, normal printing or energy saving printing in which standby print jobs are printed continuously by converting the print jobs in bit map data and storing the jobs in a standby state, after transmitting the jobs to the image forming device. - 特許庁

ギガビットイーサネットでの自動-交渉機能の遂行時、IEEE８０２.３ab標準で使用しない特定状態、すなわち、整数"１６"のメッセージを有するメッセージページを送受信することによって第２非形式ページを伝送するのにかかる時間だけ短くする。例文帳に追加

When an auto-negotiation function is carried out, a specific state not used in the IEEE 802.3ab model, i.e., a message page including a message indicating an integer '16' is transmitted and received, thereby shortening only the time required for transmitting a second unformatted page. - 特許庁

ぱちんこ遊技機の当否抽選手段１１２は、０．２マイクロ秒間隔で値をカウントし、遊技球が始動口に入球した時のカウント値に応じて遊技状態を変化させるための１６ビットのリングカウンタ１４０を備える。例文帳に追加

A win/failure lottery means 112 of a Pachinko game machine is provided with a 16-bit ring counter 140 counting a value at 0.2 microsecond interval for changing the game state of the game machine according to the count value when a game ball enters an operation-start hole. - 特許庁

払出制御用ＣＰＵは、メインＣＰＵとの間の通信障害を検出するとＬＥＤにて報知し、エラービットの状態によらずに情報出力処理にて賞球払出個数カウンタの値が１０になると賞球個数信号を遊技機外部に出力する。例文帳に追加

The CPU for put-out control informs any communication trouble with an LED when it is detected between it and the main CPU and outputs the number of prize balls signal outside the game machine by the information output processing regardless of the state of the error bit when the value of a put-out game ball counter reaches 10. - 特許庁

送信部からの漏話が最悪となる送信信号の位相を求め、その最悪位相の状態で受信信号のビットエラー率が最も小さくなる受信閾値を最適閾値として信号を受信することにより、送信部から受信部に対する漏話の影響を最小化する。例文帳に追加

The phase of transmission signal in which the crosstalk from the transmitting part becomes the worst is searched, and a signal is received with a receiving threshold at which the bit error rate of a received signal in the state of the worst phase is the smallest as an optimum threshold to thereby minimize an influence of the crosstalk from the transmitting part to the receiving part. - 特許庁

このビットの状態をＰＣＩバス上に有意なデータを書き出していることを示す制御線IRDY#の駆動部２−９に送り、ＰＣＩライトサイクル中にバス上のデータの有意／非有意に合わせてIRDY#をアサート、ディアサートできるようにする。例文帳に追加

The state of the bits is transferred to a driving part 2-9 of a control line IRDY# indicating that significant data are written on a PCI bus so that the IRDY# can be asserted or de-asserted according to the significance/insignificance of the data on the bus in a PCI write cycle. - 特許庁

基礎コンクリート２にねじ部側を上方に突出した状態で埋設されたアンカーボルト３のねじ部側の突出部分に対し回転可能な回転体４２を設けるとともに、電動ドリル３１の先端に有底円筒状のコアビット３２を装着してなるコアドリル３０を用意する。例文帳に追加

A core drill 30 constituted by providing a rotary body 42 rotatable with respect to the protruded part on the side of the screw part of the anchor bolt 3 embedded in foundation concrete 2 in a state extruded upward on the side of the screw part and mounting a bottomed cylindrical core bit 32 on the leading end of an electromotive drill 31 is prepared. - 特許庁

トランスポートストリーム多重化装置であって、伝送路の障害などによりビットレートが変動してもトランスポートストリームが破錠しないように制御し、受信状態の速やかな復帰が可能なトランスポートストリーム多重化装置を提供する。例文帳に追加

To provide a transport stream multiplexer for controlling a transport stream not to be failed even when a bit rate is fluctuated due to a fault of a transmission channel or the like so as to quickly restore the reception state. - 特許庁

続いて、ホストＨとのビットレートの合わせ込みを行い、ＣＰＵ３はフラッシュメモリ２のプロテクトエリアＰＲに書き込まれているプロテクトデータを参照し、該プロテクトデータがプロテクト状態となっているか、否かを判断する。例文帳に追加

Subsequently, matching of a bit rate with a host H is carried out, and the CPU 3 refers protect data written in a protect area PR of the flash memory 2 for determining whether the protect data are in a protected condition. - 特許庁

上記課題は，無線端末のバッファ量１８、受信ビットレート１９を用いて、データ受信状態が悪いことを判定し、警告表示信号１９を用いてユーザにデータ受信状況が悪いことを通知し、データ受信状況のよくなる場所への移動を促すことによって解決される。例文帳に追加

A data receiving terminal equipment judges that a data receiving state is poor by using a buffer content 18 and a receiving bit rate 19 of a radio terminal equipment, informs the that user the data receiving state is poor by using an alarm display signal 19, and urges to move to a place where the data receiving state is good. - 特許庁

アクセストランジスタ５２Ａ（５２Ｂ）は、ワード線６４（６６）が不活性化され、かつ、ノード６２（６０）がＨレベルであるリークモードのとき、電源ノード７２からＯＦＦ状態のｐチャネルＴＦＴ５６Ａ（５６Ｂ）を介してリークする電荷をビット線６８Ａ（６８Ｂ）へ放電する。例文帳に追加

At a leak mode in which the word line 64 (66) is inactivated and the node 62 (60) is at an H level, the access transistor 52A (52B) discharges the leaked electric charges from a power supply node 72 to a bit line 68A (68B) via the p channel TFT 56A (56B) of an OFF state. - 特許庁

動吸振器１７１は、弾性要素１５７Ｆ，１５７Ｒによる付勢力が作用した状態で直線運動可能とされたウェイト１７３を有し、当該ウェイト１７３が工具ビット長軸方向に運動することによってハンマ作業時における工具本体１０３の制振を行う。例文帳に追加

The dynamic vibration reducer 171 has a weight 173 that can move linearly under a biasing force of elastic elements 175F, 175R, and vibration reduction of the tool body 103 during hammering operation is performed by the movement of the weight 173 in the axial direction of the tool bit. - 特許庁