「状態ビット」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

バスコントローラは、中央処理装置の要求に応答して、外部バスアクセスのデータ方向を指示するデータ・ディレクション信号（ＲＤｉｒ，ＷＤｉｒ）の出力、アドレス出力、及びデータ入出力を、複数ビットのステートコード（ＳＴＮ）の遷移に基いて制御する有限状態マシン（１１）を有する。例文帳に追加

The bus controller has a finite state machine 11 for controlling the output of data direction signals (RDir and WDir) for instructing the data direction of external bus access, address output and data output on the basis of the transition of a state code (STN) of plural bits in response to the request of the CPU. - 特許庁

素子面積が増大しないようにしながら、プリチャージ時にはビット線に供給する電流を大きくしてプリチャージ特性を高速化し、スタンバイ状態では供給電流を小さくしてクロスフェイル起因のＤＣ電流を削減して、スタンバイ電流を削減することができるメモリ装置を提供することを課題とする。例文帳に追加

To provide a memory device in which, while preventing increase of an element area, a precharge characteristics can be made faster by increasing current supplied to a bit line at the time of the precharge, and a standby current can be reduced by reducing a DC current resulting from cross failure by decreasing supply current in a standby state. - 特許庁

データ出力バッファ４１は、判定信号ＪＤＯなどから生成される出力許可信号ＺＯＥ′によって制御され、上記４ビットのデータが互いに一致している場合はセレクタ３４からのデータＤＯをデータ入出力端子Ｔ０に与え、一致していない場合はデータ入出力端子Ｔ０をハイインピーダンス状態にする。例文帳に追加

The data output buffer 41 is controlled by an output permission signal ZOE' generated from a discrimination signal JDO and the like, when the data of four bits are coincident mutually, the data DO from the selector 34 is given to a data input/output terminal T0, when they are not coincident, the data input/output terminal TO is made to be a high impedance state. - 特許庁

ネットワークの初期状態における交換タイミング検出動作では受信ノード２−０が送信ノード１−０から送られたビット同期パターンと送信ノード２−１から送られたアイドルパターンとを交互に受信し、パターンの変化点の検出でパケット交換機３の交換タイミングを検出して記憶する。例文帳に追加

In an exchange timing detection in an initial state of a network of this packet exchange network, a reception node 2-0 alternately receives a bit synchronization pattern sent from a transmission node 1-0 and an idle pattern sent from a transmission node 2-1, detects an exchange timing of a packet exchange 3 through the detection of a change point of the patterns and stores the timing. - 特許庁

ビス材をねじ締めヘッド位置の至近位置に受入口を開口したねじチャックへダイレクトに給送して直立した正しい姿勢を確保した状態でねじ締めヘッド位置へ搬送すると同時に圧力をかけることによりドライブビットに対するビス材の食い付きを強力且つ確実にして精度の高い自動ねじ締結を可能にする。例文帳に追加

To realize the automatic thread fastening of high accuracy by allowing a vis material to firmly and surely bite a drive bit by applying the pressure simultaneously with conveying the vis material to a screwing head position in a condition that the vis material is directly supplied to a screw chuck having a receiving port on a position extremely close to the thread fastening head position and its erect correct attitude is secured. - 特許庁

ダイナミック型記憶素子からなるメモリセルアレイを有するメモリブロック２からメインビット線ＭＢＬを通して読み出されるデータを、センスアンプ回路１１で増幅してラッチ回路１２でラッチし、ラッチ回路の出力を入力とする複数のトライステートバッファ１３からの出力のうち、一つのみを出力可能状態に設定する。例文帳に追加

Data read through a main bit line MBL from a memory block 2 having a memory cell array constituted of a dynamic type storage element are amplified by a sense amplifier circuit and latched by a latch circuit 12, and only one of outputs from a plurality of tristate buffers 13 to receive the output of the latch circuit is set so as to become a state to be outputted. - 特許庁

ゲート電圧発生回路１５は、ＰＭＯＳトランジスタＴＰ１とプロセス及び動作特性が同一の第２のＰＭＯＳトランジスタに所定の電流を流した状態で、ビット線プリチャージ電圧ＶＨＢと電圧Ｖ１の差が第２のＰＭＯＳトランジスタのしきい値電圧に一致するようにフィードバック制御を行って電圧Ｖ１を発生する。例文帳に追加

The gate voltage generation circuit 15 generates the voltage V1 by performing feedback control in such a manner that the difference between the bit line precharge voltage VHB and the voltage V1 coincides with the threshold voltage of a second PMOS transistor TP2 while the prescribed current flows to the second PMOS transistor TP2 having the same process and operation characteristics as those of the PMOS transistor TP1. - 特許庁

光ファイバに波長λpのポンプ光とデジタル変調された波長λsの信号光を入力し、光パラメトリック過程により波長λsの信号光を増幅して出力する光パラメトリック増幅器において、前記ポンプ光の偏波状態を、前記信号光のデジタル変調の１ビット時間より短い周期でスクランブルするスクランブラを備えている。例文帳に追加

This optical parametric amplifier which inputs pump light of wavelength λp and digitally-modulated signal light of wavelength λs to the optical fiber and amplifies and outputs the signal light of wavelength λs through an optical parametric process is equipped with a scrambler which scrambles the polarization state of the mentioned pump light in a period shorter than the 1-bit time of the digital modulation of the mentioned signal light. - 特許庁

ＭＦＰ１００では、スキャナ１０４によって作成された原稿の画像データをＲＩＰ展開することによって得られたビットマップ画像データがカラー画像に対応するデータであるか否かが判断され、カラー画像に対応するデータであると判断されると、ＭＦＰ１００がカラー出力についての制限を行なう状態であることを条件として、種々の判定がなされる。例文帳に追加

In an MFP 100, whether or not bitmap image data obtained by performing RIP development of image data of an original prepared by a scanner 104 is data corresponding to a color image is judged, and various decisions are made on condition that the MFP 100 is in a state of performing limitation about a color output when the bitmap image data is judged as the data corresponding to the color image. - 特許庁

この発明は、受信するデータにおける先頭データの内容に合わせてスイッチを設定しておき、データを受信した時、受信したデータの先頭データにおける最初の立下りから次の最初の立ち上がりまでの時間と上記スイッチの設定状態から判定されるビット数とに基づいて受信データのボーレートを判断し、この判断したボーレートに設定してデータを受信するようにしたものである。例文帳に追加

In this apparatus, a switch is set according to the contents of head data of data to be received, a baud rate is judged on the basis of a time from the first fall to the next rise in the head data of the received data and the number of bits determined from the setting status of the switch, and this judged baud rate is set to receive the data. - 特許庁

さらに、スペア領域がいっぱいである状態で、新しい代替ブロックを必要とする欠陥ブロックが見つかったときは、スペア領域に空きがなくなったときに対応するＳＤＬエントリが作成されたことを示すように、欠陥ブロックの位置情報と共にＬＲＣビットがＳＤＬエントリに設定される。例文帳に追加

Further, when a defective block which needs a new alternative block is found in the filled-up state of a spare area, an LRC bit is set in the SDL entry together with the position information of the defective block so as to indicate the creation of a corresponding SDL entry when there is no room in the spare area. - 特許庁

オンでなければならない操作子、オフでなければならない操作子、及びそのどちらでも構わない操作子を異なるビットパターンとして示す１対のバイナリデータを収録したテーブルを準備し、各操作子の状態を検出して得たバイナリデータを基にこのテーブルのバイナリデータ対を順次照合していくことにより、音のピッチを一意に特定するようにした。例文帳に追加

A table including a pair of binary data indicating an operator ought to be on, an operator ought to be off and an operator which may be either of them as different bit patterns is prepared and the binary data pairs of the table are sequentially collated based on the binary data obtained by detecting the state of each operator so that the pitch of the note is thereby unequivocally predetermined. - 特許庁

メモリ上のデータのビットの状態に応じた分岐を行なう命令を、動作を規定するオペレーションフィールドを複数に分割し、これを命令コードの基本単位上の別のワードで実現し、かかるワードを、独立して使用可能な別の命令の命令コード、乃至、別の命令の命令コードの一部と共通にする。例文帳に追加

For commands for branching according to the state of the bits of data in a memory, an operation field for prescribing an operation is divided into a plurality of portions for achieving by separate words on the basic unit of a command code, and the word is shared with the code of another command that can be used independently or one portion of the code of another command. - 特許庁

抵抗変化型メモリ装置は、第１ノードと接続ノードとの間に並列接続された２つのトランジスタと、一端を接続ノードと接続され且つ抵抗値が異なる少なくとも２つの状態を有する抵抗変化素子と、を各々が具備し、第１軸および第２軸からなる行列状に配置された複数のメモリセルＭＣと、複数のビット線ＢＬと、を含んでいる。例文帳に追加

The resistance change memory device includes a number of memory cells, each having two transistors parallel connected between the first node and connection node and a variable resistance element at least in two different resistance states with its one end connected to the connection node, and arranged in a matrix consisting of a first axis and a second axis; and a number of bit lines BL. - 特許庁

遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値を“１”から“０”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する（ステップＳ１２０〜ステップＳ１２３など）。例文帳に追加

When starting the execution of game control, the numerical value data are read from the random numerical value register, and a bit value of random number latch flag data RDFM0 and random number latch flag data RDFM1 is changed to "0" from "1", thereby setting the corresponding random number latch flag to the off-state (step S120 to step S123 or the like). - 特許庁

ディジタル信号をＰＣＭ信号の状態でレベル調整するので、平衡１ビット信号に変換してからレベル調整する構成に比べて、レベル調整系統を１系統に減少させることができ、アナログ信号とレベル調整器を共用するために必要であったレベル調整器への入力切り替えのための部品を削減できる。例文帳に追加

Since the level of the digital signal is adjusted in the state of the PCM signal, the number of level adjustment systems can be reduced to one as compared with a configuration in which the level is adjusted after converting to a balanced one-bit signal, thus reducing the number of components for switching input to a level regulator that has been required for sharing the level regulator with the analog signal. - 特許庁

送信信号における誤り検出ビットの状態を変更するだけで、追加の送信データの内容を送信信号に付加することができるので、送信信号の送信方法を既存の送信方法から変更することなく、また新たなチャネルを追加することなく送信信号の内容自体の他に追加の送信データの内容を伝送することができる。例文帳に追加

Since the contents of the additional transmission data can be attached to the transmission signal only by changing states of the error detection bit in the transmission signal, the contents of the additional transmission data as well as contents themselves of the transmission signal can be transmitted without changing a transmission signal transmitting method from the existing transmitting method and without adding a new channel. - 特許庁

ドライバー端にしきい電圧の低いＰＭＯＳトランジスタとＮＭＯＳトランジスタとを用いて、最終端の電圧駆動手段のターンオン／ターンオフ動作時間が同じになるように制御し、低電源電圧状態で、ビットラインプリチャージ電圧又はセルプレート電圧を安定的に駆動し、待機電流ＩＤＤ２Ｐ及び動作電流を最小化すること。例文帳に追加

To minimize a standby current IDD2P and an operating current by controlling turn-on/turn-off operating time of a voltage driving means of the end terminal to be the same using a PMOS transistor and an NMOS transistor of a low threshold voltage are used for a driver terminal, and stably driving a bit line pre-charge voltage and a cell plate voltage at a low power source voltage. - 特許庁

そして、ＲＳフリップフロップ２３を、立上りパルス発生部２９より出力されるパルスのＯＲ条件でセットして立下りパルス発生部３０より出力されるパルスでリセットし、１ビット期間を計測するカウンタ２６をＲＳフリップフロップ２３がリセット状態で且つ前記パルスのＯＲ条件が成立した場合にクリアする。例文帳に追加

Then, RS flip-flop 23 is set by an OR condition of the pulse output by the rising pulse generation part 29, reset by the pulse output by the falling pulse generation part 30 and a counter 26 which measures one bit period is cleared at a state that the RS flip-flop 23 is reset and when the OR condition of the pulse is established. - 特許庁

遊技制御用マイクロコンピュータのＣＰＵなどにより遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値を“１”から“０”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する。例文帳に追加

When the execution of game control is to be started by the CPU of a microcomputer for the game control or the like, by reading numerical data from a random number value register and changing the bit value of random number latch flag data RDFM0 and random number latch flag data RDFM1 from "1" to "0" or the like, a corresponding random number latch flag is set to an OFF state. - 特許庁

さらに、スペア領域がいっぱいである状態でデータの記録または再生を実行している間に、新しい代替ブロックを必要とする欠陥ブロックが見つかったときは、スペア領域に空きがなくなったときに対応するＳＤＬエントリが作成されたことを示すように、欠陥ブロックの位置情報と共にＬＲＣビットがＳＤＬエントリに設定される。例文帳に追加

Further, when a defective block which needs a new alternative block is found while data is recorded or reproduced in the filled-up state of a spare area, an LRC bit is set in the SDL entry together with the position information of the defective block so as to indicate the creation of a corresponding SDL entry when there is no room in the spare area. - 特許庁

光センサの複数のサブセットと、光センサの選択されたサブセットの蓄積状態を変化させる蓄積制御信号を受け取るための少なくとも１つのラインと、少なくとも２つのパラレル・ビットを有し、光センサの前記選択されたサブセットを識別する選択信号を受け取るための少なくとも２つのラインと、を備えるイメージング装置である。例文帳に追加

The imaging apparatus includes a plurality of subsets of photosensors, each photosensor including one line for receiving a integration control signal for changing the integration state of a selected subset of the photosensors and also including at least two lines for receiving a selection signal having at least two parallel bits and identifying the selected subset of the photosensors. - 特許庁

さらに、スペア領域がいっぱいである状態でデータの記録または再生を実行している間に、新しい代替ブロックを必要とする欠陥ブロックが見つかったときは、リニア交替を実行するのではなく、スペア領域に空きがなくなったときに対応するＳＤＬエントリが作成されたことを示すように、欠陥ブロックの位置情報と共にＬＲＣビットをＳＤＬエントリに設定する。例文帳に追加

Furthermore, when a defective block requiring a new replacement block is found while recording or playback data when spare area is full, instead of carrying out linear replacement, the LRC bit is set in the SDL entry along with the location information of the defective block so as to indicate that the corresponding SDL entry is made when the spare area is full. - 特許庁

スペア領域がいっぱいである状態でデータの記録または再生を実行している間に、新しい代替ブロックを必要とする欠陥ブロックが見つかったときは、スペア領域に空きがなくなったときに対応するＳＤＬエントリが作成されたことを示すように、欠陥ブロックの位置情報と共にＬＲＣビットがＳＤＬエントリに設定される。例文帳に追加

Furthermore, when a defective block requiring a new replacement block is found while recording or reproducing data when spare area is full, the LRC bit is set in the SDL entry along with the location information of the defective block so as to indicate that the corresponding SDL entry is made when the spare area is full. - 特許庁

受信装置の軟判定ビタビ復号器内のメモリ１２４には、送信側の畳み込み符号器のシフトレジスタの全状態における候補のレプリカに対して、送信側で行われるビットインターリーブと同じ処理が施され、シンボルマッピングされたシンボル値の候補Ｓ_n´が格納されている。例文帳に追加

The same processing as a bit interleave that is performed at a transmission side is executed to a candidate replica in all the states of the shift register in a convolutional coder at a transmission side and the candidate S_n' of a symbol value that is subjected to symbol mapping is stored in a memory 124 in the soft decision Viterbi decoder of the reception apparatus. - 特許庁

スタータリレー１とインヒビットリレー２を直列に接続し、それぞれをメインＣＰＵ１０、サブＣＰＵ２０によって制御することにより、一方のリレーにＯＮ側固定故障が発生したとしても、他方のリレーをＯＦＦにすることにより、スタータモータ３１の連続通電状態を防ぐことができる。例文帳に追加

A starter relay 1 and an inhibit relay 2 are connected to each other in series and controlled respectively by a main CPU 10 and a sub CPU 20, thereby, even when an ON side permanent fault is caused in one of the relays, the continuous energization condition of a starter motor 31 is prevented by turning off the other relay. - 特許庁

畳み込み符号の各遷移状態でのパスの選択情報を記憶して、その記憶された情報を打ち切り長分だけトレースバックすることでビタビ復号を行う場合において、トレースバックの開始ステートを、ステートメトリックの一部のビットのみを利用して決定するようにして、簡易的に最小値を探索できるようにした。例文帳に追加

When path select information of a convolutional code is stored under each transition state and Viterbi decoding is performed by tracing back the stored information by the length of cut-off, starting state of trace back is determined utilizing only a part of a state metric so that a minimum value can be searched readily. - 特許庁

ワード線を不活性化することにより、第１及び第２のトランジスタをオフ状態にするステップと、スキャンデータ入力端子から入力されるスキャンデータを、第１及び第２のシフトビット線を介して、スキャンデータ出力端子側に位置するメモリセルに順次シフトするステップとを備えることを特徴とする。例文帳に追加

The method is equipped with a step for making a first and a second transistors in an OFF state by inactivating a word line and a step for sequentially shifting the scan data inputted from a scan data input terminal to a memory cell arranged at a scan data output terminal side via a first and a second shift bit lines. - 特許庁

マルチプロセッサシステムを構成する複数のプロセッシングユニットは、キャッシュメモリに保持されるキャッシュラインを管理するため、主記憶アドレス情報の一部のビットフィールドからなるタグ情報、そのキャッシュラインのデータがどのプロセッシングユニットと共有されているかを示す状態情報をキャッシュラインと共に保持する。例文帳に追加

Since the plurality of processing units configuring a multiprocessor system manage cache lines each of which is stored in the cache memory, status information 105 indicating with which processing unit the tag information composed of a partial bit field of main storage address information and the data of its cache line are shared is stored together with the cache line. - 特許庁

クラッチ機構を備えた電動回転工具において、ドライバービット等を結合する電動回転工具の出力軸の回転停止状態を所要のセンサにより検出し、このセンサの検出信号に基づいて電動モータの駆動停止制御を行うことにより、前記クラッチ機構のクラッチ動作とは無関係に電動回転工具の適正なねじ締め駆動制御を達成することができる電動回転工具の駆動制御装置を提供する。例文帳に追加

To provide a drive control device for an electric rotary tool having a clutch mechanism capable of performing the appropriate thread fastening drive control of the electric rotary tool regardless of the clutch operation of the clutch mechanism by detecting the rotation stop state of an output shaft of the electric rotary tool for connecting a driver bit with a required sensor and performing the drive stop control of an electric motor based on a detection signal of the sensor. - 特許庁

それぞれ電極が配列されて形成された第１〜第ｎの電極パターン（パターンＡ，Ｂ）と、基準位置を中心として正方向及び逆方向に操作可能とされ、第１〜第ｎの電極パターンと接触する接触子と、それぞれが第１〜第ｎの電極パターン上の電極と上記接触子の接触状態の有無に応じた値を出力する第１〜第ｎの出力点ＩＡ、ＩＢから成るｎビット出力点を設ける。例文帳に追加

The electronic device is provided with first to n-th electrode patterns (patterns A and B) formed to arrange electrodes respectively; contacts brought into contact with the first to n-th electrode patterns; and a n-bit output point consisting of first to n-th output points IA and IB in response to presence of a contact state of the first to n-th electrode patterns by them. - 特許庁

締付けトルクが所定値に達した時点で電動モータ３０からビットホルダ４７への動力伝達を遮断するよう作動するクラッチ機構４５と、クラッチ機構に４５おける締付けトルクが所定値に達したのに伴い回転不能状態になることによって押圧移動される可動側部材５４の移動位置を検出することによって電動モータ１の回転を停止させるブレーキ検出手段とを備える。例文帳に追加

This electric driver comprises a clutch mechanism 45 operating so as to interrupt a power transmission from an electric motor 30 to the bit holder 47 when a tightening torque reaches a specified value and a detection means of brake stopping the rotation of an electric motor 1 by detecting the moved position of a movable side member 54 moved pressingly when the driver becomes an unrotatable condition when the tightening torque in the clutch mechanism 45 reaches the specified value. - 特許庁

半導体記憶装置は、第１外部インターフェイスを有し１つのメモリセルに１ビットのデータを記録することが可能な第１不揮発性メモリ１４と、テスト端子インターフェイスを有し１つのメモリセルに複数のデータを記録することが可能な第２不揮発性メモリ１２と、第２外部インターフェイスを有し前記第２不揮発性メモリ内部の物理状態を制御するように構成された制御手段１３とを具備する。例文帳に追加

This semiconductor memory device is provided with a first non-volatile memory 14 having a first external interface and capable of recording one bit data in one memory cell; a second non-volatile memory 12 having a test terminal interface and capable of recording a plurality of data in one memory cell; and a control means 13 having a second external interface and for controlling a physical status inside the second non-volatile memory. - 特許庁

第１または第２論理状態を有するメモリセルを、複数のビット情報を有する入力データに応じてプログラムしセクタ単位に消去する不揮発性半導体メモリ装置において、セルアレイブロックのメモリセルトランジスタとコラムデコーダーブロックのトランジスタが一つのバルク領域を共有して形成されたセクタを複数有し、共有バルクで形成されたセクタ構造を有する半導体メモリ装置とした。例文帳に追加

In the nonvolatile semiconductor memory device for programming memory cells which have a first or a second logic status, and for deleting them in sector units in accordance with input data having a plurality of bit information, the memory cell transistors of cell array block and transistors of column decoder block have a plurality of sectors which are formed by sharing a bulk area, to provide a sector structure formed of the shared bulk. - 特許庁

再構成可能集積回路に適用されるしきい素子回路について、論理関数機能を構成する構成データを２値変数の多ビット表現によって多値化し、また、入力状態に関する差分演算機能を用いることによって、しきい素子数を低減する回路であり、つまり、２段目のしきい素子回路の入力端子に、関数機能を実行する期間中に値が固定されている電位に接続される端子を有する回路である。例文帳に追加

A threshold element circuit is applied to the reconstructable integrated circuit, makes configuration data constituting logical function multivalued multibit representation of a binary variable, reduces the number of threshold elements by using differential operation about an input state, and has, that is, a terminal connected to an electric potential whose value is fixed during performing function in an input terminal of a threshold element circuit of a second stage. - 特許庁

鍵あるいは前記ペダルの動作状態において出力されるセンサの検出信号の信号レベル範囲に基づいて、変換センサデータのデータ範囲が予め定めた所定データ範囲となるようにデータ変換を行い、あるいは、センサの検出信号の信号レベル範囲を検出し、変換センサ信号の信号レベル範囲が予め定めた所定信号レベル範囲となるように検出信号の増幅率を変化させて増幅することにより変換センサ信号を生成し、出力するので、後段のデータ処理系のＲＡＭ容量を増大させることなく、処理系で使用するビット長に対して適切なダイナミックレンジを有するセンサデータあるいはセンサ出力信号を得られる。例文帳に追加

A CPU 201 transfers a part of output data from an A/D converter 223 determined as processing data bit as regular A/D conversion result data to a RAM 203 together with its corresponding timer value to write these data in a prescribed area. - 特許庁