「状態ビット」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

複数の駆動パルスに対応するＮビットの状態データがクロック信号毎に繰り返される回数データを格納している第１の記憶回路１３と、第１の記憶回路から出力される回数データに対応したＮビットの状態データを読み出し、複数の駆動パルスとして出力する第２の記憶回路１６とを備えた。例文帳に追加

The driver comprises a first memory circuit 13 storing number data, the number of times of which the same N-bit status data correspondent to plural driving pulses is repeated for each clock signal; and a second memory circuit 16, which reads the N-bit status data correspondent to the number data out of the first memory circuit 13 and outputs the data as the plural driving pulses. - 特許庁

前進走行中におけるリバースブレーキの係合を禁止するリバースインヒビット制御が実行されている状態で復帰速度Ｖ（Ｒ）において設定されるベルト式無段変速機の入力軸の目標回転数は、リバースインヒビット制御が実行されていない状態で、復帰速度Ｖ（Ｒ）において設定される目標回転数ＮＩ（Ｒ）と同じである。例文帳に追加

A target rotating speed of input shaft of a belt type continuously variable transmission which is set at a return speed V(R) in a state where a reverse inhibit control for prohibiting engagement of the reverse brake during forward traveling is the same as a target rotating speed NI(R) which is set at the return speed V(R) without execution of the reverse inhibit control. - 特許庁

所定単位の文字列で構成される付加情報を所定周期で繰り返して埋め込んだ音響信号から、付加情報を抽出する際、あるフレームについて埋め込まれていたビット値を特定する際に、そのフレームの状態だけでなく、所定周期前のフレームの状態を参照して、ビット値を特定する。例文帳に追加

When the additional information is extracted from the audio signal in which the additional information comprising a prescribed unit of character string is repeatedly embedded with a prescribed period, if the embedded bit value is specified about a certain frame, the bit value is specified by referring not only to the state of the frame but also to the state of a frame before the prescribed period. - 特許庁

画像データ４０３を構成するピクセルのうち、ｎ個（但し、ｎ≧３）のピクセルの状態量を組み合わせて得られる複数の複合状態量を二分し、その一方を１ビットデータの「０」に対応付け、その他方を１ビットデータの「１」に対応付け、対応付けしたｎ個のピクセルを画像データ中に埋め込んだことを特徴とする電子透かし。例文帳に追加

A plurality of composite state amounts obtained by combining the state amounts of n (n≥3) pixels among pixels constituting picture data 403 are divided into two, and one part is correlated to the '0' of one bit data and the other to the '1' of one bit data, and the n correlated pixels are embedded in the picture data. - 特許庁

制御装置５０は、各ビットが光源４２を点灯させる第１レベルと消灯させる第２レベルの２状態を取ることができる一定数の複数ビットから成るパルス列パターンを繰り返すことによって、光源４２を２値状態で明滅させる制御パルス信号ＣＳを光源４２に供給する。例文帳に追加

The controller 50 supplies the light source 42 with a control pulse signal CS for flickering the light source 42 in two-level state by repeating a pulse sequence pattern consisting of a plurality of bits of a fixed number, each bit of which can take two states of a first level for lighting the light source 42 and a second level for unlighting the light source 42. - 特許庁

制御装置５０は、各ビットが光源４２を点灯させる第１レベルと消灯させる第２レベルの２状態を取ることができる一定数の複数ビットから成るパルス列パターンを繰り返すことによって、光源４２を２値状態で明滅させる制御パルス信号ＣＳを光源４２に供給する。例文帳に追加

The controller 50 supplies the light source 42 with a control pulse signal CS for blinking the light source 42 in a binary state by repeating a pulse sequence pattern consisting of a plurality of bits of a fixed number, each bit of which takes two states of a first level for turning on the light source 42 and a second level for turning off the light source 42. - 特許庁

そして、送信装置２０、３０において補助量子ビット１０５、１０６をそれぞれ観測し、初期量子状態が量子状態Ａ或いは量子状態Ｂに収縮させた後に、この収縮後の量子状態を利用した量子テレポーテーションによって、送信装置２０、３０から受信装置４０、５０に情報を送る。例文帳に追加

In the transmitting apparatuses 20, 30, the auxiliary quantum bits 105, 106 are observed, the first quantum state is contracted to a quantum state A and a quantum state B, and then information are transmitted from the transmitting apparatuses 20, 30 to the receiving apparatuses 40, 50 by quantum teleportation utilizing the quantum state after contraction. - 特許庁

複数の状態のうちのいずれか１つを有するように選択されたメモリセルがマルチビットデータにプログラムされ、前記各状態のプログラムされたメモリセルが分布された閾値電圧分布の所定領域に属するプログラムされたメモリセルが検出される。例文帳に追加

A memory cell selected to have one of a plurality of states is programmed in multibit data, and a programmed memory cell belonging to a predetermined area of a threshold voltage distribution where the programmed memory cells of the respective states is detected. - 特許庁

本発明は、プログラミング動作の間、ビットライン電圧を基準電圧と比較する方法や、セル抵抗をセット状態のセル抵抗と比較する方法によってメモリ素子の状態をモニタリングすることにより、セットパルス幅を制御する。例文帳に追加

This method controls set pulse width by monitoring the status of a memory component with a method for comparing a bit line voltage with a reference voltage during a programming action and the method for comparing the cell resistance with the cell resistance of the set status. - 特許庁

パワー・オン状態にあるＲＦＩＤコンピュータ３０が、無権限状態で不正アクセス防止区域の出入口に設けたポータル・ゲートを通過すると、そのポータル・ゲートはＥＥＰＲＯＭ３４内のタンパービット４４をオンにセットさせる信号を送信する。例文帳に追加

When the RFID computer 30 in power-on state is passed through a portal gate provided in the entrance/exit of an illegal access prevention zone without authority, that portal gate transmits a signal for setting on a tamper bit 44 in the EEPROM 34. - 特許庁

パルス長判定部は、エッジを検出しない状態が第１規定時間以上の間続いたか否かを判定し、ビット同期処理は、パルス長判定部によってエッジを検出しない状態が第１規定時間以上の間続いたと判定された後に処理を開始する。例文帳に追加

The pulse length discrimination unit discriminates whether a state not detecting an edge continues for a first specified time or longer, and bit synchronization processing starts after the pulse length discrimination unit discriminates that the time not detecting the edge continues for the first specified time or longer. - 特許庁

被測定器１３の複数スロット通信時を想定した通信用物理スロット信号の情報チャネル部分のビット誤り率を、被測定器１３の受信特性を実使用状態に近い状態にして正確に測定することができる。例文帳に追加

A bit error rate of an information channel part of a communication physical slot signal resulting from assuming a state of communication of a device to be measured 13, using a plurality of slots is accurately measured by bringing a reception characteristic of the device to be measured 13 into a state close to the actual use state. - 特許庁

低雑音増幅器３の利得切り替え時に生じる低雑音増幅器３の位相変化を補正することによりベースバンドＩ、Ｑ信号の位相状態を利得切り替え前の状態に保持することができ、受信信号のビット誤り率（ＢＥＲ）の劣化を回避できる。例文帳に追加

By correcting the phase change in the low noise amplifier 3 caused at gain switching of the low noise amplifier 3, the state of the phase of the base band I, Q signals can be maintained to a state before the gain switching so as to avoid deterioration in the bit error rate(BER) of the received signal. - 特許庁

煙突等の筒状構造物内を横断する状態で設けられている鉄筋を切断除去した後、ライニング材中に埋設状態で残されている残存鉄筋をビットにより殴打して打ち曲げつつライニング材を除去する。例文帳に追加

After a reinforcement provided in such a state as crossing a cylindrical structure such as a chimney 2 is cut and removed, a lining material is removed, while a residual reinforcement life in a buried state in the lining material is struck and bent by a bit. - 特許庁

また、Ｐ＋型Ｓｉ層１２Ａの表面に形成され、対応するビット線に電気的に接続されるとともに、ＯＮ状態とＯＦＦ状態の間でスイッチングする複数のスイッチング層１４と、Ｐ＋型Ｓｉ層１２Ａを所定の電位に固定する電位固定線１９Ａが形成されている。例文帳に追加

Furthermore, a plurality of switching layers 14 formed on the surface of the P+ type Si layer 12, electrically connected to corresponding bit lines, and switching between an ON state and an OFF state, and a potential-fixing line 19A for fixing the P+ type Si layer 12A at a predetermined potential are formed. - 特許庁

そして、受信環境に応じた受信信号の信号状態として、ＡＧＣ値、ビットエラーレート値、Ｃ／Ｎ値などの情報に基づいて、現在の受信信号の状態を推定して、第１ＡＧＣ制御系と第２ＡＧＣ制御系とのいずれの制御とするのかを決定するように構成する。例文帳に追加

Then, the state of the present received signal is estimated as a signal state of a received signal corresponding to receiving environment on the basis of information, such as an AGC value, a bit error rate value and a C/N value to determine control between the first AGC control system and the second AGC control system. - 特許庁

さまざまな実施形態に従えば、選択されたＭＬＣメモリセルの利用可能な複数の物理状態の各々に関連する書込努力に関して、複数の物理状態の各々に対して異なるマルチビット論理値を割り当てる非連続エンコーディングスキームが選択される。例文帳に追加

In accordance with various embodiments, a non-sequential encoding scheme is selected that assigns a different multi-bit logical value to each of a plurality of available physical states of a selected MLC memory cell in relation to write effort associated with each of the plurality of physical states. - 特許庁

そして、車両１０の状態を表す車速信号スイッチ３５によっていずれの無線信号が送信される状態にあるかを判定し、その無線信号のビットレートに合ったローパスフィルタ２９，３０を選択するフ選択部３７を有している。例文帳に追加

The on-vehicle receiver has a selection unit 37 to determine which radio signal is in a transmittable state by a vehicle speed signal switch 35 to express the state of a vehicle 10, and select the low-pass filters 29, 30 to meet the bit rate of the radio signal. - 特許庁

リカバリ信号生成部１３は、高速信号が受信処理部２１で受信されて、受信処理部２１が自走状態となった場合に、自走状態からクロック同期を回復させるための低速ビットレートのリカバリ信号を生成する。例文帳に追加

When the high-speed signal is received by the reception processing part 21 and the reception processing part 21 is put in a self-running state, the recovery signal generation part 13 generates a recovery signal of the low-speed bit rate for recovering clock synchronization from the self-running state. - 特許庁

交差偏波干渉補償回路がリセット状態に切り替えられた時に、デジタルマイクロ波通信装置内の他の回路の制御に悪影響を与えてビット誤り率特性が劣化することなく、交差偏波干渉補償回路をリセット状態に移行させる。例文帳に追加

To shift a cross polarized wave interference compensation circuit to a reset state without causing deterioration in the characteristics of a bit rate by poorly affecting the control of other circuits in digital microwave communication equipment when the cross polarized wave interference compensation circuit is reset. - 特許庁

書込み状態と消去状態の読出し電流の差である読み出しウィンドウを大きくとることができて、１デバイスにつき２ビット以上の記憶容量を有する信頼性の高いＮＲＯＭ等の半導体記憶装置を提供する。例文帳に追加

To provide a highly reliable semiconductor memory device such as an NROM having a memory capacity of two or more bits for one device, by ensuring a large reading window as a difference in current between a written state and a deletion state. - 特許庁

メモリセルに連結された複数のワードライン及びビットラインと、メモリセルの状態を読み出すため選択されたワードラインに温度に連動する電圧を供給する回路と、メモリセルの状態を読み出すため非選択のワードラインに所定の電圧を供給する回路とを備える。例文帳に追加

This device is provided with a plurality of word lines and bit lines connected to memory cells, a circuit for supplying voltage associated with temperature to a word line selected for reading out a state of memory cells, and a circuit for supplying the prescribed voltage to a word line of non- selection to read out a state of memory cells. - 特許庁

１ビットのメモリセルＭＣが、フローティングのチャネルボディを持つ一つのＭＩＳＦＥＴにより構成され、ＭＩＳＦＥＴはチャネルボディを第１の電位に設定した第１データ状態と第２の電位に設定した第２データ状態とをダイナミックに記憶する。例文帳に追加

A 1-bit memory cell MC consists of a single MISFET having the channel body of floating, and the MISFET dynamically stores a first data state where a channel body is set to be a first potential and a second data state where the channel body is set to be a second potential. - 特許庁

フリップフロップ（FF）25の排他的論理和をとり、出力許可信号30との論理積をとって出力状態変化検出信号34は他の外部入出力回路10から出力状態変化検出信号と共に、ｎビット以上変化検出回路13に入力される。例文帳に追加

While being exclusively ORed with a flip-flop(FF) 25 and being exclusively ANDed with an output permit signal 30, an output state change detecting signal 34 is inputted from another external input/output circuit 10 to a change detecting circuit 13 for more than (n) bits, together with an output state change detecting signal. - 特許庁

そして、磁気抵抗素子の磁化状態が変化する部分の中心とワード線の主に電流が流れる部分の中心との距離は、磁気抵抗素子の磁化状態が変化する部分の中心とビット線の主に電流が流れる部分の中心との距離より短くなっている。例文帳に追加

The distance between the center of the portion wherein the magnetization state of the magnetic resistance element is changed and the center of the portion wherein the current of the word line flows mainly is made smaller than the distance between the center of the portion wherein the magnetization state of the magnetic resistance element is changed and the center of the portion wherein the current of the bit line flows mainly. - 特許庁

送信者端末１０からは１ビットのメッセージを同一の２つの量子状態に符号化して受信者端末２０に送信し、受信者端末２０は２つの量子状態のどちらか一方をランダムに選択して復号化を行い、１／２の確率でメッセージの取得に成功する。例文帳に追加

A transmitter terminal 10 encodes a one-bit message into two identical quantum states and transmits the message to a receiver terminal 20, and the receiver terminal 20 randomly selects either of the two quantum states and decodes the selected quantum state and successfully acquires the message, with a probability of 1/2. - 特許庁

バッファ制御部１０５は、データの書き込み時にはトライステートバッファ１０４−１〜１０４−ｎをすべて信号出力状態にし、ビット処理時にはｎ個のトライステートバッファの一部のみを選択的に信号出力状態にして他のトライステートバッファをハイインピーダンスにする。例文帳に追加

A buffer control section 105 makes all the try-state buffers 104-1 to 104-n a signal output state at the time of writing data, makes only a part of (n) pieces of the try-state buffers a signal output state selectively at the time of bit processing, and makes the other try-state buffers high impedance. - 特許庁

マスタ装置とスレーブ装置との間でやりとりする情報に状態検査専用のビットを設けることなく、マスタ装置がスレーブ装置の計測情報を収集するオンライン動作中に、マスタ装置によりスレーブ装置の動作状態を検査する。例文帳に追加

To provide a supervisory control system where a master unit inspects an operating state of a slave unit during an on-line operation in which the master unit collects measured information in the slave unit without need for providing state inspection exclusive bits to information communicated between the master unit and the slave unit. - 特許庁

１つの形態において、偽センス増幅器（１２２、１２６、１３２、１３４）及び偽ビットセルアレイ（１３０、１３６）を用いて、等化出力部を有するセンス増幅器の定常状態条件に等しい内部定常状態値を形成し、変動バイアス電圧を生成する。例文帳に追加

In one form, an internal steady state value being equal to a steady state condition of the sense amplifier having an equalizing output part is formed using pseudo sense amplifiers 122, 126, 132, 134 and pseudo bit cell arrays 130, 136, and variation bias voltage is generated. - 特許庁

第１のデバイス２から第２のデバイス３への出力が、前フェーズにおいて受信したデータの最終ビット値と反転していると、第２のデバイス３は第１のデバイス２の通信準備状態が完了状態であると判断し、相互通信を開始する。例文帳に追加

When an output from the first device 2 to the second device 3 is inverted for a final bit value of data received in the preceding phase, the second device 3 determines that a state of communication preparation in the first device 2 is completed, and starts the mutual communication. - 特許庁

リニアソレノイドバルブＳＬＣ４およびリバースインヒビットバルブ１２８の何れか一方が油圧供給状態でフェールしても、他方を油圧排出状態として第４クラッチＣ４または第２ブレーキＢ２を解放することにより、第２後進変速段「Ｒｅｖ２」の成立を阻止する。例文帳に追加

The establishment of a second backward shift stage "Rev2" is inhibited by releasing a fourth clutch C4 or a second brake B2 by keeping one of a linear solenoid valve SLC4 and a reverse inhibition valve 128 in an oil pressure discharge stage, even when the other is in an oil pressure supply state and failed. - 特許庁

払出制御手段は、情報出力処理にてエラービットの状態によらずに賞球払出個数カウンタの値が１０になる毎に賞球個数信号を遊技機外部に出力し、エラー解除スイッチからの信号入力があるとエラー状態を解除する。例文帳に追加

A prize ball number signal is outputted to the outside of the game machine every time the value of a prize ball put-out number counter becomes 10 regardless of the state of the error bit in an information output processing, and an error state is canceled when signals are inputted from an error cancellation switch. - 特許庁

被試験磁気ヘッドのライト素子に印加するパルス電流振幅値を１ビット領域に含まれる磁気モーメントが飽和状態とならない大きさの磁界を発生させる未飽和状態電流値に設定してテストデータを書き込み、非対称性Ｂ_asymを計測する。例文帳に追加

A pulse current amplitude value applied to the write element of a magnetic head to be tested is set to an un-saturation state current value with which a magnetic field having magnitude in which magnetic moment included in one bit region does not become a saturation state is generated, test data is written, and asymmetry A_asym is measured. - 特許庁

アイソレーションラッチ６３、８３は、選択メモリセルＭＣ＿１１に対して可変抵抗素子ＶＲの抵抗状態を遷移可能にするフォーミング動作を実行する際に、欠陥メモリセルＣＰＦが接続されたビット線ＢＬ＿０及びワード線ＷＬ＿２をフローティング状態にする。例文帳に追加

During execution of forming operation in which the resistance state of a variable resistance element VR is set to a transition-enabled state with respect to a selection memory cell MC_11, the isolation latches 63, 83 brings the bit lines BL_0 and the word lines WL_2 to which a defective memory cell CPF is connected into a floating state. - 特許庁

制御回路ＣＴＬは、データの書き込み又は読み出しを行う前の状態においては、トランスファースイッチＳＷをオフ状態とし、ビット線対ＢＬＴ，ＢＬＢを介してデータの書き込み又は読み出しを行う場合は、トランスファースイッチＳＷをオンさせる。例文帳に追加

The control circuit CTL turns the transfer switch off in a state before writing or reading data, and when writing or reading of data is performed via the pair of bit lines BLT, BLB, the transfer switch is turned on. - 特許庁

光定在波により周期的に捕捉された多数の原子を各々量子ビットとし、原子間隔を制御することにより前記原子の量子状態を制御し演算を行う。例文帳に追加

In the quantum computer, a number of atoms captured cyclically by an optical standing wave are defined as the respective quantum bits, and atomic intervals is controlled, thereby controlling and calculating quantum states of the atoms. - 特許庁

続いて、共通アドレス抽出装置１０は、パリティビットの値を保持した状態のまま、各バイトに対して篩処理二回目のログ加算処理を実施する。例文帳に追加

Then, the common address extracting apparatus 10 performs a log addition processing of second round sieve processing to each byte maintaining the state of holding the value of the parity bit. - 特許庁

また、受信状態の端末ＣＰＵは、受信したデータ信号を構成するフレーム内のチェックサムコマンドの作用によって、パリティエラーで破損された少なくとも１のビットの１バイトを自動修復する。例文帳に追加

Also, the terminal CPU in the reception state automatically restores 1 byte of at least 1 bit damaged by a parity error by the action of a checksum command within the frame configuring the received data signals. - 特許庁

ターンテーブル３の近傍にルータービット１２をその軸心ＣＴ２がターンテーブル３の回転中心に一致した状態で回転自在に設ける。例文帳に追加

A router bit 12 is provided near the turntable 3 so that the axis center CT2 of the bit 12 is aligned with the rotation center of the turntable 3. - 特許庁

次に、推奨および推奨の強さを２つのしきい値、および受信ワード中の対応するビットの状態と比較することにより、アクティブレジスタ中の要素が更新される。例文帳に追加

The elements in the active register are then updated by comparing the recommendation and the strength of the recommendation with two thresholds, and the state of a corresponding bit in the received word. - 特許庁

ヘッダ・ビットは、データ・パケットをルーティングするスイッチ状態及びデータ・パケットの個々の部分に対する特定のルーティング情報を識別する。例文帳に追加

The header bits identify the switch state for routing the data packet and the specific routing information for distinct portions of the data packet. - 特許庁

そして、この送信機種類識別ビット６３には、タイヤ状態を示すデータを無線送信する送信機、またはキーレスエントリシステムの送信機を示すデータが格納される。例文帳に追加

Then, the transmitter type identification bit 63 is stored with data indicating a transmitter for wirelessly transmitting data indicating tire conditions or the transmitter of a keyless entry system. - 特許庁

状態変化に伴うソフトウェア処理のデバッグにおいて、フレキシブルに監視対象ビットを意図的に変化させることができる半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit for flexibly and intentionally changing monitor object bits by debugging software processing accompanied with status change. - 特許庁

データビットは、積み重ねられた層の幾つかを貫通する孔を含むことができ、あるいは2つ以上の状態間で変化できる層の部分で相変化する。例文帳に追加

The data bits can include pores penetrating some of the layers stacked one another or cause phase transition in the segments of the layers which can be changed between ≥2 states. - 特許庁

セル群指定回路２０２のビットセル１００におけるＦＵＳＥ素子の切断状態に応じて、デコード回路２０３から出力される選択信号２１１〜２１４が選択的にＨｉｇｈになる。例文帳に追加

Selection signals output from a decoding circuit 203 are set to be selectively high according to the cut-off state of an FUSE element in the bit cell 100 of a cell group designation circuit 202. - 特許庁