「状態ビット」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

複数の超伝導固体量子ビット素子Ｑ１，Ｑ２，…，Ｑｎと、複数の超伝導固体量子ビット素子間に相互作用を生じさせるための超伝導レゾネータＲと、複数の超伝導固体量子ビット素子の状態及び超伝導レゾネータの状態を制御するためのマイクロ波パルスを発生するマイクロ波ラインＬとを備える。例文帳に追加

The quantum circuit is provided with two or more superconducting solid-state qubit devices Q1-Qn, a superconducting resonator R for producing interactions among the two or more superconducting solid-state qubit devices, and a microwave line L which generates microwave pulses for controlling the states of the two or more superconducting solid-state qubit devices and the state of the superconducting resonator. - 特許庁

受信側装置では、フラグ検出部１−５は、１クロック周期のフラグビットタイミング信号で受信信号からフラグビット配列を検出し、データ抽出部１−６にフレーム受信状態を通知し、データ抽出部１−６は、２クロック周期のデータビットタイミング信号で受信信号からデータビットを抽出する。例文帳に追加

At a receiving side device, a flag detection portion 1-5 detects a flag bit string from the received signal by the flag bit timing signal with a period of one clock and notifies the frame reception status to a data extraction portion 1-6, and the data extraction portion 1-6 extracts the data bit from the received signal by the data bit timing signal with a period of two clocks. - 特許庁

アドレス信号ビット（Ａ０−Ａ１９）および／またはデータビット（ＤＱ０−ＤＱ１５）が所定のパターンの状態で所定回数連続的にアクセスされると、テストモードの設定が可能となり、テスト動作内容を指定するテストコマンドをアドレス信号ビットおよび／またはデータビットを用いてテスト内容を指定する。例文帳に追加

When an address signal bit (A0-A19) and/or a data bit (DQ0-DQ15) are accessed in the prescribed pattern state by the prescribed number of times continuously, setting of a test mode can be performed, a test command indicating test operation contents are indicated by using an address signal bit and/or a data bit. - 特許庁

少なくとも２ビットで具現される多数個の状態を通じて所定ブロックに含まれた多数個のページに対するデータビットを貯蔵するメモリセルを含み、ブロックは、ユーザーが記録するデータに対する有効性を判断するためのデータビットが貯蔵される第１ページ、及びユーザーが記録するデータビットが貯蔵される第２ページとを含む。例文帳に追加

This non-volatile memory comprises memory cells which store data bits to many pages included in a predetermined block through many states embodied by at least two bits, wherein the block includes a first page in which the data bits for determining effectiveness to data recorded by a user are stored, and a second page in which the data bits recorded by the user are stored. - 特許庁

医用画像データ変換装置１は、１画素分の複数ビットのうちの一部である有効ビットを使用して医用画像の１画素の状態を表すとともに、前記有効ビットとは異なる一部の余剰ビットを使用して前記医用画像以外の情報を表す医用画像データを対象としてデータ変換を行う。例文帳に追加

A converting device 1 that carries out data conversion on medical image data expressing a state of one pixel of a medical image using effective bits, which are part of a plurality of bits for one pixel and expressing information other than the medical image using redundant bits, which are different part from that of the effective bits. - 特許庁

メモリ装置の各ワードに配設される付加ビット（パリティビットを含む）を備えるメモリ１０９において、パワーオン（電源オン）により付加ビット２１５をリセットし、初期化を行ったワードの付加ビット２１５を１回限り反転させる制御を行うメモリ初期化状態管理回路を備え、メモリの初期化漏れの検出機能を備えたメモリ装置が提供される。例文帳に追加

This memory device having a detection function of the initialization leakage of a memory has a memory initialization state management circuit performing control to reset an overhead bit 215 by power ON (a power source ON) and to invert the overhead bit 215 of an initialized word only once in the memory 109 having the additional bit (including a parity bit) disposed to each the word of the memory device. - 特許庁

しかし、より高位のビットがセットされている時には、キャピタルロック、ナンバーロック、スクロールロックのキーボード機能の状態を表示する LED は通常状態に戻る。例文帳に追加

However, if a higher order bit is set, the LEDs revert to normal: displaying the state of the keyboard functions of caps lock, num lock, and scroll lock.  - JM

カウンタ３２０における状態遷移を最小にすることにより動作電力消費を最小にするために、いつも１ビットだけが状態変化するようにグレイコーディングを用いる。例文帳に追加

In order to minimize state transitions in the counters 320 and thereby minimize dynamic power consumption, Gray coding is used so that only one bit changes constantly. - 特許庁

メッセージワードをその索引ビットと状態及びレベルを有するトレリスでの状態遷移を用いてコードブックにある該当コードワードにエンコードする。例文帳に追加

The message word is encoded to the code word in the code book by using the state transition of the trellis with the index bits, a state and a level. - 特許庁

そこで、このテンポラリイレース状態とするために、選択されたコンテンツの全てのＴＥビットをテンポラリ・イレース・ステートに書き換えると、その選択されたコンテンツは実質上視聴制限状態となる。例文帳に追加

To make the edited data to be in a temporary erase state, when the entire TE bits of the selected contents are rewritten to the temporary erase state, the selected contents are substantially subjected to viewing and listening limitation. - 特許庁

このメモリの初期化漏れを検出機能は、前記メモリ初期化状態管理回路が、読み出したワードの付加ビット２１５が未反転状態であれば割り込みを発生させ、該読み出しアドレスを出力することによって具現される。例文帳に追加

The initialization omission detection function of the memory generates an interrupt when the overhead bit 215 of the word read by the memory initialization state management circuit is in a non-inversion state, and outputs a read address. - 特許庁

書換え可能エレメント(134,234)の2つの取り得る状態及びライトワンスエレメント(136,236)の2つの取り得る状態によって、メモリセル(130,230)は4つの異なるビットを格納することが可能になる。例文帳に追加

The memory cells (130, 230) can store four different bits according to the two states capable of being taken by the elements (134, 234) and the two states capable of being taken by the elements (136, 236). - 特許庁

該データ変換診断ビットは、変換サイクルが完了された場合で且つ前の変換サイクルからのデジタル出力データが読取られた場合に一方の論理状態から他方の論理状態へトグル動作する。例文帳に追加

The data conversion diagnostic bit toggle-operates from one logic state to the other logic state, when a conversion cycle is completed and when the digital output data from the previous conversion cycle have been read. - 特許庁

センスアンプ制御回路は、データ書き込み時に、データを書き込むビット線のセンスアンプのみを非ラッチ状態とし、他のセンスアンプは完全ラッチ状態とする。例文帳に追加

At the time of data writing, the sense amplifier control circuits bring only the amplifier of bit lines in which data are written into a non-latched state and other amplifiers into a completely latched state. - 特許庁

読み出しバッファ回路は、第１のビットを読出す時、ラッチ回路を、検出された閾値電圧状態に応じ、第１のラッチ反転回路で反転／非反転し、そのラッチ状態を第１のデータQ2として出力する。例文帳に追加

When a first bit is read out, the read-out buffer circuit reverses/non-reverses the latch circuit by a first latch reversing circuit in accordance with a detected threshold voltage state, and outputs the latch state as first data Q2. - 特許庁

キャッシュヒット判定手段８は、アクセス要求のアドレスがタグ情報格納手段１０のタグ情報と一致し、かつ、状態情報格納手段１１の状態ビットが有効であった場合にキャッシュヒットと判定する。例文帳に追加

A cache hit determination means 8 determines a cache hit when an access request address coincides with tag information stored in a tag information storage means 10 and a status bit in a status information storage means 11 is valid. - 特許庁

次のビットは０なので、コンデンサＣ１１に電荷ゼロをサンプリングし（状態Ｄ）、その後、コンデンサＣ１０とＣ１１との間で電荷の加算と分割を同時に行う（状態Ｂ）。例文帳に追加

The next bit is "0", so that charge zero is sampled in the capacitor C11 (state D) and between the capacitors C10 and C11, charge addition and division are simultaneously performed thereafter (state B). - 特許庁

アンチヒューズ素子セットＡＦＳＥＴのビット記憶回路ＢＭは、プログラム電圧が印加されたときに絶縁状態から導通状態へ変化する２つのアンチヒューズ素子ＡＦを含む。例文帳に追加

A bit memory circuit BM of the antifuse element set AFSET includes two antifuse elements AF which changes from an insulation state to a conductive state when a program voltage is applied. - 特許庁

前記ウェイクアップビット列は、ＭＦＡＮ−Ｎを節電状態から活性化状態へ遷移させようとする時に、ＭＦＡＮ−Ｃから伝送するフレームのプリアンブルだけに付加されることが望ましい。例文帳に追加

The wake-up bit string is desirably added to only the preamble of the frame that is transmitted from the MFAN-C when the MFAN-N is activated from a power saving mode. - 特許庁

互いに独立な複数の状態変数によって特徴付けられるメモリ・セルの状態によりデータを表すことによって、２つ以上のビットを含むデータをメモリ・セルに記憶することができる。例文帳に追加

Data containing two or more bits may be stored in a memory cell by representing such data by a memory cell state that is characterized by a plurality of state variables that are independent of one another. - 特許庁

マルチビット抵抗メモリセルは、抵抗状態の低い方の半分と高い方の半分とを含み、高い方の半分に記憶される予定のデータを反転させることによって、抵抗状態の低い方の半分にデータを記憶する。例文帳に追加

The multi-bit resistive memory cell includes a half of the low-resistance state and a half of high-resistance state, data are stored in the lower half resistive state, by inverting a data scheduled to be stored in the higher half resistance state. - 特許庁

そして、書き込みカラムの選択をセンスアンプ３が非活性状態のときに行い、書き込みデータを選択されたカラムに属するビット線対BLt/BLcに、センスアンプ３が非活性状態のときに書き込む。例文帳に追加

Selection of a write column is performed in the non- activation state of the sense amplifier 3, write data are written in the pair of bit lines BLt/BLc belonging to a selected column when the sense amplifier 3 is in a non-activation state. - 特許庁

磁気記憶装置は、磁化状態に基づいたデータを保持可能な磁気記憶素子ＭＭと、発生する磁界により磁気記憶素子の磁化状態を変化させることが可能なディジット線ＤＬおよびビット線ＢＬとを備えている。例文帳に追加

The magnetic memory device includes a magnetic memory element MM capable of holding data based on a magnetized state thereof, and a digit line DL and a bit line BL which are capable of changing the magnetized state of the magnetic memory element by a generated magnetic field. - 特許庁

前記選択信号は、所定の持続数以上のビット区間の間に同一の論理状態を持続した後に発生する前記入力データの遷移時点で活性化状態である。例文帳に追加

The selection signal is in an active state at the time of transition of the input data generated after the same logical state is maintained during bit sections more than the predetermined number to be maintained. - 特許庁

本願発明者らが開発した１．５Ｄカラービットコードについて、断裂状態、孤立状態をなくし、変形等に強い光学式シンボルを提供する。例文帳に追加

To provide optical symbols having resiliency against deformation and the like by preventing splitting or isolation with resect to a 1.5-dimensional color bit code developed by the inventor. - 特許庁

各サブパケットは、識別情報と１ビットの情報状態フラッグを有し、この情報状態フラッグが、情報は新たなＮＥＷ情報化あるいはＣＯＮＴＩＮＵＥ情報かを示す。例文帳に追加

Each of the sub-packets is provided with an identification information and an information status flag of one bit, and the information status flag indicates that the information is a NEW one or a CONTINUE one. - 特許庁

共通バス４０が未使用の状態になった場合には、図示せぬ調停ノードから調停信号が調停信号線５０を介して供給されるとともに、調停バス３０の全てのビットが“Ｈ”の状態にされる。例文帳に追加

When a common bus 40 is turned into non-used state, an arbitrate signal is supplied from an arbitration node through an arbitrate signal line 50 and all the bits of an arbitration bus 30 are turned into state of 'H'. - 特許庁

ビット線に接続され、２^2の閾値電圧状態を保持可能なセルトランジスタＭＣの閾値電圧状態を検出する読出しバッファ回路PBを有する。例文帳に追加

This circuit has a read-out buffer circuit PB connected to a bit line and detecting a threshold voltage state of a cell transistor MC which can hold a threshold voltage state of 22. - 特許庁

符号化テーブル４ｂ、４ｃは共に６つのテーブル要素Ｓk＝０、１、２、３、４、５）からなっており、入力ビットパターンＤkに対する符号化出力Ｃkと次の状態を示す状態情報Ｓk+1が得られる。例文帳に追加

Encoding tables 4b and 4c are both composed of six table elements (Sk=0, 1, 2, 3, 4, and 5), and an encoding output Ck to an input bit pattern Dk and state information Sk+1 indicating a following state can be obtained. - 特許庁

固定状態から開放状態に誤って切り替わることを確実に防止し、信頼性を向上する電動工具のビット抜け防止機構を提供する。例文帳に追加

To provide a bit coming-off preventing mechanism for a power tool by surely preventing switching by mistake from a fixed condition to an opened condition so as to improve reliability. - 特許庁

被測定器の複数スロット通信時を想定した通信用物理スロット信号の情報チャネル部分のビット誤り率を、被測定器の受信特性を実使用状態に近い状態にして正確に測定する。例文帳に追加

To accurately measure a bit error rate of an information channel part of a communication physical slot signal which results from assuming a state of communication of a device to be measured using a plurality of slots by bringing a reception characteristic of the device to be measured into a state close to an actual use state. - 特許庁

そして、スライダ３０の操作に応じて、論理演算部２００が出力する１６ビット長のバリエーションパターンにおいて、１が全く存在しない状態から総て１となる状態までを連続的に生成可能とした。例文帳に追加

Then, a rhythm pattern generation device can continuously generate changes according to operation of a slider 30 from a state of no 1 existing at all to a state of only 1s existing in a 16-bit-wide variation pattern output from the logical operation part 200. - 特許庁

各入球検出装置からの入球信号は、入力ポート20の各ビット21で、入球信号のあった状態を表す１又はそうでない状態を表す０のいずれかの値に変換される。例文帳に追加

A ball-entering signal from each entering ball detector is converted into '1' expressing the presence of the ball entering signal or '0' expressing the absence thereof by each bit 21 of an input port 20. - 特許庁

２つのクーパー対箱の電荷状態によってあらわされる二重量子ビットを単電子トランジスタに結合して、当該単電子トランジスタに、電荷状態に応じて流れる電流によるゲート電圧のシフトを検出する。例文帳に追加

The double quantum bits expressed by the state of electrical discharging of two Cooper's pair box are combined with a single electron transistor to detect the shift of gate voltage due to current flowing through the transistor according to the state of the electrical discharge. - 特許庁

エンジンの状態（エンジンの駆動時、エンジンの停止時）に拘わらず、最適なビットレートで送受信することが可能なタイヤ状態監視装置を提供すること。例文帳に追加

To provide a monitor for a tire condition which enables transmission and reception of a message at an optimum bit rate regardless of an engine condition, whether the engine drives or stops. - 特許庁

付属メモリの予約領域に存在するバッキング記憶装置は、付属メモリに存在する任意の多数のブロックの圧縮状態を表すのに使用される圧縮状態ビットの完全セットのための記憶装置をなす。例文帳に追加

A backing storage device residing in a reserved region of attached memory provides storage for a complete set of compression status bits used to represent compression status of an arbitrarily large number of blocks residing in attached memory. - 特許庁

所定車速以上で走行している際に、シフトレバー４８が変速機構１０の走行状態を車両進行方向とは反対方向となる走行状態に切り換えられたときには、シフトインヒビット制御手段により無段変速部１１は動力伝達が遮断された中立状態とされるようにシフトインヒビット制御が実行される。例文帳に追加

The shift inhibition control is executed to keep a continuously variable transmission part 11 in a neutral state where power transmission is cut by a shift inhibition control means, when a shift lever 48 switches a traveling state of the transmission mechanism to the traveling state in the direction opposite to the vehicle advancing direction. - 特許庁

交通情報として、対象道路を区切って設定した距離量子化単位の各々における交通情報の状態量と、その状態量の有効または無効を表すマスクビット情報とを提供する交通情報提供装置と、この交通情報を受信し、マスクビット情報を用いて有効な状態量を再現する交通情報利用装置とを設けている。例文帳に追加

This traffic information providing system is equipped with a traffic information providing device which provides the quantity of state of traffic information in each quantized distance unit set by diving an objective road and mask bit information indicating the validity or invalidity of the quantity of state as the traffic information and a traffic information utilizing device which reproduces effective quantities of state by using the mask bit information upon receiving the traffic information. - 特許庁

メモリ装置であって、それぞれ、記憶状態が可能な第１の構造及び第２の構造を備える記憶セル（２０）と、前記第１及び第２の構造の前記記憶状態が、それぞれ、第１及び第２のデータ・ビットを表わす第１のモードと、前記記憶状態の組み合わせによって、あるデータ・ビットを表す第２のモードとの間で、前記メモリを再構成するための手段が含まれている、メモリ装置。例文帳に追加

This memory device comprises memory cells 20 provided with a first structure and a second structure being able to be in a storage state, a means for reconfiguring the memories between a first mode in which the storage states of the first and the second structure indicate respectively first and second data bits and a second mode in which the some data bit is indicated by combination of the storage states. - 特許庁

不揮発性メモリセルは第１ないし第４スレショルド電圧状態のいずれか一つの状態にプログラム可能であり、第１、第２、第３および第４スレショルド電圧状態は、第１および第２ビットによって定義される四つの相違したデータ値に対応する。例文帳に追加

A nonvolatile memory cell is programmable to one of the first to the fourth threshold voltage states, and the first, second, third and fourth threshold voltage states correspond to four different data values defined by the first and second bits. - 特許庁

銀行装置１００において、額面秘密情報と任意情報とによって定まるエンタングルド状態にある偶数個の量子ビットの組（エンタングルド組）を複数集めた量子状態を生成し、この量子状態と額面情報とを量子現金として利用者装置２００に送信する。例文帳に追加

A banking device 100 generates a quantum state consisting of a plurality of sets of an even number of quantum bits (entangled sets) in an entangled state decided according to face value secret information and arbitrary information, and transmits the quantum state and the face value information as quantum cash to a user device 200. - 特許庁

１．５Ｄカラービットコードは、隣接するモジュール（セル）は、たかだか１個のエレメントの状態のみが異なるので、結局コードシンボル（光学シンボル）全体でＯＮ状態（色彩が付された）エレメントが常に連結していることになり、断裂や孤立状態を防止することができる。例文帳に追加

Thus splitting and isolation can be prevented. - 特許庁

垂直磁気異方性を有する強磁性材料を用いて作製した磁気抵抗効果素子において、ビット情報に対応する磁化の平行状態及び反平行状態の熱安定性が不均衡になり、保存している情報により記録保持時間が異なる状態を改善する。例文帳に追加

To provide a magnetoresistance effect element manufactured by using a ferromagnetic material having perpendicular magnetic anisotropy, which improves a state in which record holding time is different depending on storing information due to imbalance of thermal stability between a parallel state and an antiparallel state of magnetization corresponding to bit information. - 特許庁

上書きを行う状態において、ディスクから記録済みデータを読み出してその記録データからクロック再生回路７によりビットクロックを再生するようにすると共に、エンコーダ１４によるデータ処理をビットクロックに同期させて行うようにする。例文帳に追加

This disk recording device reads recorded data from a disk and reproduces a bit clock from the recorded data by a clock reproducing circuit 7, and processes the data by an encoder 14 in synchronism with the bit clock. - 特許庁

この方法は、前記少なくとも１ビットの誤りステータスビットの状態を用いて前記予期されたＣＲＣを符号化することであって、それによって符号化されたＣＲＣを生成する、前記予期されたＣＲＣを符号化することをさらに含む。例文帳に追加

The present method further includes using the status of the al least one error status bit to encode the expected CRC code, namely, generating the CRC encoded thereby to encode the expected CRC. - 特許庁