「状態ビット」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

このＣＴＩ用のタイムスロット期間には、インヒビット制御部９３は全トライステートバッファ１６を強制的にハイインピーダンス状態とする。例文帳に追加

In a time slot period for CTI, the inhibit control part 93 forcedly sets the whole tristate buffers 16 in the high impedance state. - 特許庁

より単純な構成で、入力光信号の偏光状態に依存することなく、光信号からそのビットレート周波数に一致した繰り返し周波数の再生光クロック信号を生成する。例文帳に追加

To generate a playback optical clock signal of a repetition frequency that coincides with the bit rate frequency of an optical signal from the optical signal without depending upon a state of polarization of an input optical signal with a simpler configuration. - 特許庁

そして、ダーティテーブルメモリ３０が溢れた状態でコピーバックを行うときは、ダーティテーブルメモリ３０を参照せず、タグ部２０に記憶されたダーティビットをスキャンすることにより、第２アドレスを検知する。例文帳に追加

When copyback is performed while the dirty table memory 30 overflows, a dirty bit stored in a tag part 20 is scanned without referring to the dirty table memory 30 to thereby detect the second addresses. - 特許庁

ビットプレート４を、エンドレスチェーン３を構成する、少なくとも隣接する２個のチェーンリンク31，31に跨った状態でいずれかのチェーンリンク31に接合する。例文帳に追加

The bit plate 14 is jointed to one of chain links 31, 31 in a straddling state on at least adjacent two chain links 31, 31. - 特許庁

上記のアクセス期間において、非選択状態の参照ビット線ＢＬｒは、Ｈレベルのリセット信号ＲＳＴに応じて接地電位にプリチャージされる。例文帳に追加

In the period of the data access, the reference bit line BLr of nonselection state is precharged to a ground potential in accordance with a reset signal RST of H level. - 特許庁

パリティチェック１５は、クロック信号ＳＣＬＫに同期してモニタされた通信完了状態の出力に同期してパリティビットＰによる通信内容のチェックを行う。例文帳に追加

A parity check 15 checks the communication contents by means of a parity bit P synchronously with an output of a communication end state monitored synchronously with the clock signal SCLK. - 特許庁

選択検証動作において、データ入出力回路は、格納されたデータの臨時プログラム状態にしたがって、該当ビットラインを選択的にプリチャージする。例文帳に追加

In the selective verification operation, a data input/output circuit selectively precharges a relevant bit line according to a temporary program state of stored data. - 特許庁

初期鍵と初期ベクトルとを用いて、初期化処理を行い、初期化処理終了後に、内部状態の中から暗号文と同じ長さのビット列を選択する。例文帳に追加

Initialization is performed using an initial key and an initial vector, and after completing the initialization processing, a bit sequence having the same length of the cipher text is selected from an internal state. - 特許庁

被供託者が、各量子ビットにつき、量子力学的に共役な基底ＸまたはＹを送信基底Ｓとしてランダムに採用し、量子状態＋または−をランダムに選択して供託者に送信する。例文帳に追加

A deposition object person randomly employs a base X or Y conjugate in a quantum-mechanical manner as a transmission base S for each quantum bit, and randomly selects + or - of a quantum state to be transmitted to the depositor. - 特許庁

演算処理装置１０は、キャッシュの状態をチェックするキャッシュヒットチェックを実行するか否かを示すデバッグフラグビット３１ａを有する。例文帳に追加

An arithmetic processing unit 10 has a debug flag bit 31a that indicates whether to perform the cache hit check to check a cache state. - 特許庁

量子を用いた暗号通信を行うシステムにおいて、量子ビット列コミットメント方式のコミットフェーズで受け取った量子状態を、開示フェーズまで保持せず直ちに観測しても正しく検証できることを目的とする。例文帳に追加

To properly verify a quantum state received in a commit phase of a quantum bit string commitment system, even when the quantum state is immediately observed without holding it to a disclosure phase, in a system for performing encryption communication using quantum. - 特許庁

記憶部１３０は、上りリンク制御情報の送信タイミングの間隔が等しいcqi-pmi-ConfigIndexをグループ化して記憶するとともに、各cqi-pmi-ConfigIndexの割り当て状態を示すビットマップをグループ毎に記憶する。例文帳に追加

The storage portion 130 stores cqi-pmi-ConfigIndexes where intervals of transmission timing of up link control information are equal by grouping and stores a bit map showing an allocation state of each cqi-pmi-ConfigIndex for each group. - 特許庁

消去制御回路ＥＲＣＮは、消去対象メモリーセルが多い場合には、消去対象メモリーセルに対応するビット線ＢＬ１〜ＢＬ４がフローティング状態に設定される第１の消去動作制御を行う。例文帳に追加

The erase control circuit ERCN performs first erase operation control for setting the bit lines BL1 to BL4 corresponding to the memory cells to be erased in a floating state when there are many memory cells to be erased. - 特許庁

センサ線ＳＬ１がＳＬ駆動トランジスタＳLＤＴを介して接地された状態で、駆動回路がビット線ＢＬ１を駆動することで、トンネル磁気抵抗素子ＴＭＲの抵抗変化が生じる。例文帳に追加

When a drive circuit drives a bit line BL1 while a sensor line SL1 is grounded via an SL drive transistor SLDT, resistance in a tunnel magnetic resistance element TMR changes. - 特許庁

１ビットの記憶に用いるメモリセル数及び基板電位を動作状態に応じて切り替えることによって低消費電力化を実現する半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device which achieves low power consumption by switching the number of memory cells used for storage of one bit and a substrate potential according to an operation state. - 特許庁

正回転時のウイングビットの拡径状態をより確実に保持させることができ、必要な内径の削孔及び真円状の削孔をより確実に得ることのできる掘削工具を提供すること。例文帳に追加

To provide an excavating tool capable of further surely obtaining a borehole with a required inner diameter and a borehole of complete round shape by holding a wing bit in a diameter enlarged state during normal rotation with more reliability. - 特許庁

まず、ワード線ＷＬを零電位とし、スイッチ素子Ｓ１、Ｓ２がオン、オフの状態で、ビット線ＢＬ、ＮＢＬを正電位ＶＤＤまで昇圧する。例文帳に追加

While a word line WL is at a zero potential and switch elements S1 and S2 are ON and OFF, bit lines BL and NBL are boosted in voltage to a positive potential VDD. - 特許庁

制御回路は、１つのセンス動作において低抵抗状態であると判定された選択メモリセルＭＣに接続されたビット線ＢＬへの電圧ＶＵＸの印加を停止して次のセンス動作を実行する。例文帳に追加

The control circuit stops application of the voltage VUX to the bit line BL connected to the selected memory cell MC determined to be in a low resistance state in one sensing operation, and executes the next sensing operation. - 特許庁

信号種別判別部４２は、映像信号の信号状態である画面左右黒レベル、ビットレート、及びＳＮに基づいてアップコンバートされた映像信号であるかを判別し、映像信号処理部４１に通知する。例文帳に追加

The signal type determination unit 42 determines whether a video signal is up-converted based on a black level on a left/right of a screen, a bit rate, and an SN which indicate a signal state of the video signal to notify the video signal processing unit 41. - 特許庁

ＣＰＵ７１は、イグニッションキースイッチ６のオンのたびに、メインカウンタ領域ＣＭ内の未書込状態の１ビットのセルに「１」を書き込む。例文帳に追加

The CPU 71 writes '1' in a cell of one bit of a non-write-in state in the main counter region CM whenever the ignition key switch 6 is turned on. - 特許庁

インターフェイス回路１０３は、モード選択部２０１などによって、シリアルデータのうち所定のビットの状態に基づいて、ＣＰＵ１０１のシリアルデータの送信フォーマットを判別する。例文帳に追加

The interface circuit 103 determines the transmitting format of serial data of the CPU 101 based on the state of a predetermined bit of the serial data by a mode selection part 201 or the like. - 特許庁

これにより、フリップフロップ回路の出力節点Ｎ２が第２ビット線ＢＬ＿Ｒから分離された状態でメモリセル１０からデータを読み出せるようにする。例文帳に追加

Thus, it is made possible to read out a data from a memory cell 10 in the state in which the output node N2 of the flip-flop circuit is separated from the 2nd bit line BL_R. - 特許庁

チャネル状態は、フレーム誤り率やビット誤り率などのサービス品質パラメータよりもはるかに短い時間間隔で推測または計測できることが有利である。例文帳に追加

Using the determined relations, the target signal-to-interference ratio or other control thresholds are set. - 特許庁

シグナリングサイズを更に減少させるため、差分コーディング、状態コーディング、ビットマップなどの方法で、干渉インジケータのシグナリングを生成して送信する。例文帳に追加

In order to further reduce the signaling size, signaling of an interference indicator is generated by such a method as differential coding, state coding or bit mapping and transmitted. - 特許庁

範囲外アドレスを処理するメモリ装置において、範囲外アドレスが発生したときビット線が浮動状態になるのを防止すると共に、アクセス時間を短く、かつ消費電力を少なくする。例文帳に追加

To prevent a floating state of a bit line when addresses being out of range are caused, to shorten an access time, and to reduce power consumption in a memory device for processing addresses being out of range. - 特許庁

第１動作では、読出し動作において読出し非選択とする第１電圧を複数のワード線に印加することによってオン状態にされる不揮発性メモリセルが接続するビット線を検出する。例文帳に追加

In the first operation, a bit line to which a nonvolatile memory cell which is made an on-state by applying first voltage in which read is performed in read operation and made non-selection, to a plurality of word lines is connected, is detected. - 特許庁

変換方式フラグ１、４は欠陥セクターを登録する際の登録方法を示すフラグであり、欠陥セクターの登録状態を表わすビットである。例文帳に追加

Conversion system flags 1 and 4 are set for indicating a registration method at the time of registering a defective sector, and provided with bits indicating the registered state of the defective sector. - 特許庁

また、該ビットがＣＧＭＳ−Ｄのフラグを見てそれに従うことを示す状態であれば、ＣＧＭＳ−Ｄのフラグを取り込み、それに従ってコピーマネジメントの処理を行う。例文帳に追加

Also, when the bits is in a state in which the bits conform to a flag of CGMS-D, the recorder 2 takes in the flag of CGMS-D, processing of management is performed according to it. - 特許庁

二相プリチャージ回路は、作動モード期間にプリチャージ電圧源による電圧をビット線に印加させるように作動するが、待機モード期間にOFF状態となる。例文帳に追加

A two phase pre-charge circuit is operated so that voltage by a pre-charge voltage source is applied to bit lines in an operation mode period, but the circuit is turned to be in an off-state in a standby mode period. - 特許庁

例えば、クラスコード用タップに含まれる９画素の画素値Ｐ１乃至Ｐ９が図１７に示すような状態である場合、まず、９ビットのクラスコード１０１０００１１０が生成される。例文帳に追加

For example, when the pixel values P1 to P9 of nine pixels included in a tap for a class code are put in a status shown in the figure, a 9-bit class code 101000110 is generated first. - 特許庁

デコーダの処理能力やネットワークの伝送状態が変動しても、常に与えられた条件下で最適な解像度及び転送ビットレートの圧縮ビデオ信号を供給する。例文帳に追加

To provide a video stream supply system capable of supplying a compressed video signal with an optimum resolution and an optimum transfer bit rate under a given condition at all times even when the processing capability of a decoder and a transmission state of a network are fluctuated. - 特許庁

データ書込時、選択列のビット線電位に従ってセル電源線をフローティング状態として、その電圧レベルを変更し、選択されたメモリセルのラッチ能力を低減して、高速でデータを書込む。例文帳に追加

In writing data, the cell power supply line is floated according to a bit line potential of a selected column, its voltage level is changed, latch capability of a selected memory cell is reduced, and data is written at high speed. - 特許庁

また、低諧調表示モード時には、メモリＡのみがアクセスされて必要なビットの読み出しまたは書き込みが行われ、メモリＢはアクセスされずに停止状態とされる。例文帳に追加

In the low gradation display mode, only the memory A is accessed to read or write necessary bits, and the memory B is not accessed and is set to a stopped state. - 特許庁

音響信号を周波数帯に応じて信号分離を行い、２つの低周波数帯に対して、埋め込むべきビット列の２値および区切りの計３値に合わせて状態を変化させた後、高周波成分と合成する。例文帳に追加

The sound signal is separated according to frequency bands, and the states are made to vary to two low frequency bands responding to three values in total of two bit strings and a separation to be embedded, then, the states are synthesized with the high frequency components. - 特許庁

複数の薄膜層を設け、これら薄膜層のビット端静磁気反磁界が構造の全正結合を相殺することにより、ゼロ外部磁界において二重磁気状態を得る。例文帳に追加

A plurality of thin-film layers are provided, and the bit-end electromagnetic anti-magnetic field of these thin-film layers offsets the total positive coupling to provide the duplicate magnetic state in the zero external magnetic field. - 特許庁

インヒビット制御部９３がＡＮＤゲートを閉じることで、全トライステートバッファ１６を強制的にハイインピーダンス状態に設定可能とする。例文帳に追加

Whole tristate buffers 16 are set forcedly made settable to a high impedance state, by closing an AND gate by an inhibition control part 93. - 特許庁

本願発明は、伝送路でビットエラーが生じても、フレーム同期はずれ状態に移行しにくいフレーム同期技術を提供することを目的とする。例文帳に追加

To provide a frame synchronization technology capable of achieving a difficulty in shifting to a frame out-of-synchronization state even when a bit error occurs in a transmission path. - 特許庁

アドレス指定可能ビット用の読み取り信号がアクティブになると、選択的に、２つの相補形論理状態信号線ＢＩＴ、ｎＢＩＴのうちの一方を電圧基準に駆動する手段を備える。例文帳に追加

This device is provided with a mean by which when a read-out signal for addressable bit is made active, selectively, either of two complementary logic state signal lines BIT, nBIT is driven to reference voltage. - 特許庁

比較器３５は、ノードｖｃｍの電位と画素の暗状態における電位ｖｄｒｋとを比較しており、ノードｖｃｍの電位の方が低くなったときにデジタル値の上位ビットを決定する。例文帳に追加

A comparator 35 compares the potential in the node vcm with the potential vdrk of the pixel in a dark state and determines the higher bit of a digital value when the potential in the node vcm becomes lower. - 特許庁

ＯＵＴＴＸはアイドル状態を表す信号として、所与のビット数以上連続して論理レベルが第１の論理レベルに固定されるアイドル信号を出力する。例文帳に追加

The OUTTX outputs an idle signal in which a logical level is fixed at a first logical level for the given number of bits or more, as a signal indicating the idling state. - 特許庁

ワード線とビット線対とが製造過程でショートすることがあるため、その有無の確認と、ショート個所の特定をウェハ状態で行なうことができる半導体記憶装置及びそのテスト方法を提供する。例文帳に追加

To provide a semiconductor memory which can perform confirmation of presence or absence of a short circuit of word lines and pairs of bit lines in a manufacturing process and specifying a short circuit part, in wafer state and to provide its test method. - 特許庁

プログラム状態検出回路は冗長情報を含む列アドレスに従って列選択回路を通じて伝達されるデータビットを利用してプログラムパス／フェール判別する。例文帳に追加

A program state detecting circuit discriminates program-pass/fail by utilizing a data bit transmitted through a column selection circuit conforming to a column address including redundant information. - 特許庁

次にズーム・パン・チルト操作の有無、合焦状態、映像ビットレート、音量からなる映像音声変化情報を分割候補点前後の記録データから取得する。例文帳に追加

Next, image/audio change information comprising presence of zooming, panning and tilting manipulations, focusing state, image bit rate, and sound level is obtained from the recording data before and after the assumed dividing points. - 特許庁

対向ビットのプログラム状態によりプログラム特性が変動し、プログラムパルス数の増加やプログラム時のしきい値分布が広がることを抑制し、低コストで高速かつ高信頼性のプログラムを実現する。例文帳に追加

To obtain a high speed and highly reliable program at a low cost by suppressing increase of the number of program pulses or expansion of a threshold distribution at the programming according to variation in a program characteristic caused by a programming state of opposite bits. - 特許庁

該当レコードは「1100」に続いて「11110011」を復号するものであり、符号11001、111、001を復号して得られる値を示す復号データ列「１１，３，０」と、余りのビット列が「1」である次の状態１０とが格納されている。例文帳に追加

The record decodes '11110011' after '1100' and a decoding data stream '11, 3, 0' indicating values provided by decoding codes 11001, 111, and 001 as well as next state 10 where a remaining bit streams is '1' are stored. - 特許庁