「状態ビット」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

制御部１１は、ビットエラレート情報に基き、デジタル放送の受信状態が悪くなれば、サイマル放送が存在するときは、サイマル放送のアナログ映像信号を選択する。例文帳に追加

The control part 11 selects the analog image signal of a simultaneous broadcasting when the simultaneous broadcasting exists, based on the bit error information, in a case where the reception state of the digital broadcasting is deteriorated. - 特許庁

２つのメモリサブアレイにおいてワード線を同時に選択した状態において、同時に列選択を行なうことにより、内部データ転送ビット数を増加させることができる。例文帳に追加

When the word line is simultaneously selected in the two memory sub arrays, the number of internal data transfer bits can be increased by simultaneously selecting a row. - 特許庁

エラー検出機能を改善し且つ低電力状態に関して低オーバーヘッドを保ちながら、物理層が数個の選択ビットを見ることによってパケット境界を識別することを可能にする。例文帳に追加

To enable a physical layer to identify packet boundaries by looking at a few selected bits while improving the error detection capability and maintaining low overhead for low power states. - 特許庁

マザーシート４Ｍの横方向に配置形成された各領域Ｒが、各ノズルＮと正対した状態で、マザーシート４Ｍの縦方向のビットマップデータを補正するようにした。例文帳に追加

While each region R arranged and formed in the lateral direction of the mother sheet 4M faces each nozzle N squarely, bit map data in the longitudinal direction of the mother sheet 4M is corrected. - 特許庁

圧縮されたディジタル・ビデオ信号のビットストリームとディジタル再生装置の動作状態を表す信号を受信装置に供給するためのシステムおよび方法例文帳に追加

SYSTEM AND METHOD FOR SUPPLYING BIT STREAM OF COMPRESSED DIGITAL VIDEO SIGNAL AND SIGNAL REPRESENTING OPERATION STATE OF DIGITAL REPRODUCING APPARATUS TO RECEIVER - 特許庁

バッファクリア制御回路４はデータ受信信号が有効になった場合、バッファセレクト信号で選択されているデータバッファの有効ビットを無効状態に変更する。例文帳に追加

A buffer clear control circuit 4 changes the effective bit of the data buffer selected with the buffer select signal to an ineffective state when a data receive signal becomes effective. - 特許庁

打撃を解除した状態で出力ビットに回転伝達を行う時、締め付けトルク調整用クラッチによる締め付けトルクの管理も行うことができる。例文帳に追加

When the rotation is transmitted to the output bit in a state releasing strike, the tightening torque is also controlled by the clutch. - 特許庁

また、これらの何れか一方を位相データのビット０と画素クロック（ＰＣＬＫ）の状態遷移とに基づいて選択し、これを画素クロック（ＰＣＬＫ）として出力する。例文帳に追加

Any one of them is selected based on bit 0 of the phase data and state transition of the pixel clock (PCLK) and outputted as the pixel clock (PCLK). - 特許庁

メモリセルＭ４のドレインに接続されたビット線ＭＢＬ０の電位と、生成されたリファレンス電位とを差動センスアンプ１６で比較することにより、メモリセルＭ４の状態をセンスする。例文帳に追加

The state of the memory cell M4 is sensed by comparing the potential of the bit line MBL0 connected to the drain of the memory cell 4 with a generated reference potential by a differential sense amplifier 16. - 特許庁

Ｎビットのデータを扱う情報処理装置において、プロセッサの命令制御のオーバーヘッドを無くした状態でＮ／２幅のデータのアクセスを行うことができるようにする。例文帳に追加

To enable an information processor which handles N-bit data to access data with an N/2 width while an overhead of instruction control by a processor is eliminated. - 特許庁

この状態で、テストモード設定用端子３を”０”から”１”に立ち上げて、Ａ／Ｄコンバータ５の上位３ビットの出力をレジスタ回路６に保持する。例文帳に追加

Under this condition, the test mode setting terminal 3 is started up from 0 to 1, and the higher order 3-bit output from the A/D converter 5 is kept in the resistor circuit 6. - 特許庁

そして、該ベクトルデータフォーマットの画像データ及びビットマップフォーマットの画像データの双方を送信した後に、省電力状態へ移行するよう制御する構成を特徴とする。例文帳に追加

Then, control is performed so as to shift to the power saving mode after transmitting both the image data with the vector data format and the image data with the bit map format. - 特許庁

各サブシステムは各ビットカウンタ（８１４，８１８，８２２，８２６）の値を排他的ＯＲすることにより共有資源（８１０）に対する可用性状態を発生する。例文帳に追加

Each subsystem exclusive-ORs the values of respective bit counters 814, 818, 822, 826 to generate an availability status for the shared resource (810). - 特許庁

排他制御バッファは、１エントリに共有メモリ内のブロック位置を示すアドレスと、該ブロックの排他的占有状態を示すビットを有する。例文帳に追加

The exclusive access control buffer has an address showing the position of a block within the shared memory in one entry and a bit showing the exclusive occupied state of the block. - 特許庁

タグ１０が、選択的な非活性化により後に続かれた情報あるいは識別番号のビットワイズ呼び掛けで一緒に置かれる分離された状態の組み合わせを利用する。例文帳に追加

Combination of an isolation states into which tags 10 may be placed together with bitwise interrogation of information followed by selective deactivation or the identification number is utilized. - 特許庁

ＣＰＵ６は、このアナログ信号をその電圧値に基づいて磁極位置検出信号の各相の信号状態を示す３ビットのデジタル値からなる信号情報に変換する。例文帳に追加

A CPU 6 converts the analogue signal to signal information composed of a three-bit digital signal that indicates the signal state of each phase of the magnetic pole position detecting signals based on a voltage value of the analogue signal. - 特許庁

この送信部６は、通信状態が所定の基準を満たさないときに、上記ビットレートを一時的に下げてデータを映像・音声受信機２に伝送する。例文帳に追加

If the communication condition does not meet a predetermined reference, the transmitter 6 temporarily lowers the bit rate and transmits the data to the video/audio receiver 2 with the lowered bit rate. - 特許庁

本明細書に記載の方法は、データ・ラインをＬ２キャッシュに書き込む方法に関し、ローカル変更ビットを使用してデータ・ラインのインストール状態を指示するステップを含む。例文帳に追加

The method includes a step of instructing the install state of the data line by using the local change bit concerning a method of writing the data line in the L2 cache. - 特許庁

低電源電圧状態で、ビットラインプリチャージ電圧又はセルプレート電圧を安定的に駆動し、待機電流ＩＤＤ２Ｐ及び動作電流を最小化すること。例文帳に追加

To stably drive bit line pre-charge voltage or cell plate voltage in a low power supply voltage state and to minimize standby current IDD2P and operation current. - 特許庁

このように弱電界状態にて帯域幅を広げることにより、ＡＦサーチにおけるビットエラーレートが改善され、ＰＩコードの検出が好適に行われる。例文帳に追加

Thus, the bandwidth is widened in the weak electric field state to improve a bit error rate of the AF search, thereby suitably detecting a PI code. - 特許庁

計算回路３６は、符号語Ｄ_２を発見できたときに回路３４から出力される符号語Ｄ_２から、その各１ビットを反転した状態での最も確からしい符号語の探索により行ベクトルＷ_ｋ１を算出する。例文帳に追加

A calculation circuit 326 calculates a row vector W_k1 from the code word D_2, outputted from the circuit 34 through the most probable retrieval code in an inverted state of each bit, when finding out the code word D_2. - 特許庁

音楽などのオーディオ信号再生中には高音質を保ちながら、かつ無音状態に遷移したときに歪のない安定した１ビット信号を確保することができるデルタシグマ変調装置を提供する。例文帳に追加

To provide a delta-sigma modulator capable of ensuring a stable 1-bit signal having less distortion at a transition time to a soundless state while maintaining high sound quality during the reproduction of an audio signal representing music or the like. - 特許庁

そして、その参照結果に基づいて大当たり判定処理を行うので、ビットデータを参照するという処理で、遊技状態を決定する処理（大当たり判定処理）を簡易にして、処理効率を改善することができる。例文帳に追加

Since big winning judging processing is performed based on the referring result, processing (big winning judging processing) for deciding a game state is simplified by processing of referring to the bit data, threby processing efficiency is improved. - 特許庁

ＳＴＡ＿Ａ１は、セキュリティモードとセキュリティビットとが整合しない不正な状態のときに、ＳＴＡ＿Ａ２へＳＳＩＤ退避通知をする（Ｓ６０１）。例文帳に追加

An STA_A1 performs SSID retraction notification to an STA_A2 in an unauthorized state, where a security mode does not match a security bit (S601). - 特許庁

ビットラインセットアップ区間の後に、そして、プログラム区間の前に、ポケットＰウェル領域はフローティング状態でキャパシタンスカップリングによって短時間内にマイナス電圧でバイアスされる。例文帳に追加

After setting a bit line setup section, and before a program section, the pocket P well region is biased by negative voltage by capacitance coupling for a short time in a floating state. - 特許庁

デコーダ状態機械２０がタイム・リザルトをエッジ・パルス毎にサンプリングし、デコード化データ・ビット（０または１）、データ・クロック、フレーム・スタート信号またはＮＯ信号をアクティブにする。例文帳に追加

A decoder state machine 20 samples a time result at each edge pulse and activates a decoded data bit (0 or 1), a data clock frame start signal or NO signal. - 特許庁

量子ビットを表わすのに用いる量子状態は、｜第１の量子ドット上の過剰空孔＞と｜第２の量子ドット上の過剰空孔＞として規定される。例文帳に追加

A quantum state used to represent a quantum dot is prescribed as |excessive hole on 1st quantum dot> and |excessive hole on 2nd quantum dot>. - 特許庁

ある検索ビットで複数のタグから応答が返されてキャリア相殺が発生したとしても、デッドロック状態を引き起こすことなく複数のタグのＩＤコードを確実に認識できるようにする。例文帳に追加

To reliably recognize the ID codes of a plurality of tags without generating a deadlock state even when responses are returned from a plurality of tags to a retrieval bit, causing carrier offset. - 特許庁

表示調整の後に、タイミング制御装置が元の表示ビット配列を有する原色信号を受信できるように、タイミング制御装置はデータ・イネーブル信号の論理状態を変更する。例文帳に追加

After the display adjustment, the timing control device changes the logic state of the data enable signal so that the timing control device can receive the primary color signal with its original display bit arrangement. - 特許庁

ビットストリーム復号処理部１１００と画像復号同期処理部１６００は独立動作可能に構成し中間コードを格納するバッファの状態により独立して起動させる。例文帳に追加

The bit stream decoding processing unit 1100 and the image decoding synchronous processing unit 1600 are configured to independently operate, and are independently initiated in accordance with a state of a buffer for storing the intermediate code. - 特許庁

機械に設置したセンサにて検出する運転状態に関するアナログ信号を、ＰＬＣにて１６ビットのデジタル信号の数値情報に変換し、ネットワーク２００を介してサーバ装置４００で適宜取得して格納する。例文帳に追加

Analog signals relating to the operation state detected in a sensor installed in the machine are converted to the numerical information of digital signals of 16 bits in the PLC, appropriately acquired in a server unit 400 through a network and stored. - 特許庁

入力電圧（Ｖａｇｃ）の無変化時に、複数ビットのデジタル信号から得られた第１、第２のアナログ出力電圧（Ｖ１、Ｖ２）を安定状態に維持するアナログ−デジタル変換器を提供する。例文帳に追加

To provide an analog/digital converter, by which first and second analog output voltages (V_1 and V_2) obtained from a digital signal of several bits are maintained stable, when an input voltage (Vagc) does not change. - 特許庁

払出制御手段は、情報出力処理にてエラービットの状態によらずに賞球払出個数カウンタの値が１０になる毎に賞球個数信号を遊技機外部に出力する。例文帳に追加

In information processing, the putout control means, whenever the value of a prize ball putout number counter becomes 10 irrelevant to an error bit state, outputs the prize ball number signal to the outside of the game machine. - 特許庁

これにより、メモリセルアレイ２から読み出されるデータは全ビットＢ０〜Ｂ１５が“０”となり、ユニバーサルメモリ１はデータが保護されたロック状態となる。例文帳に追加

Thereby, all bits B0-B15 of data read from a memory cell array 2 become '0', and the universal memory 1 comes into a lock state that the data are protected. - 特許庁

フェイルメモリ１０１ａまたは１０１ｂのアドレスのロー方向に試験が進行していくことに応じて、状態メモリ１１１に「１」のビット情報を記憶させる。例文帳に追加

In accordance with the progress of the test in the row direction of an address of the fail memory 101a or 101b, bit information of "1" is stored in the status memory 111. - 特許庁

ダミーセル１０９Ｂが２つの直列に接続されたオフ状態のトランジスタ５０１、５０２を含み、片方を定電圧源に、もう片方をレプリカビット線ＲＥＰＢＬに接続する。例文帳に追加

The dummy cell 109B includes two transistors 501 and 502 connected in series and in an off state, wherein one is connected to a constant voltage source and the other is connected to the replica bit line REPBL. - 特許庁

論理的・物理的規模の増大を最小限とし、既存のＣＰＵと互換性を維持しつつ、メモリ上の任意のアドレスのデータのビットの状態を判定して、分岐及びサブルーチン分岐を可能にする。例文帳に追加

To achieve branching and subroutine branching by minimizing an increase in logical/physical scales, maintaining compatibility with existing CPUs, and determining the state of the bits of data at an arbitrary address in a memory. - 特許庁

レンダリング後、属性データに対して可逆圧縮を施し、更に圧縮された状態の属性データに対して置換処理（再圧縮）を行うことで属性データを構成するビット列を削減する。例文帳に追加

After rendering (S4003), reversible compression is applied to the attribute data (S4004), and replacement processing (recompression) is applied to the attribute data in a compressed state, so that a bit row constituting the attribute data can be reduced. - 特許庁

この状態でリセット信号ＲＥＳＥＴが「１」になると、３ビットカウンタ３００はクロック信号ＣＬＫ＿２の立ち上がりエッジに同期してカウンタ出力信号Ｔ１を「０００」から「１１１」に向けて順次インクリメントする。例文帳に追加

When a reset signal RESET becomes 1 in this state, a 3-bit counter 300 consecutively increments a counter- output signal T1 from '000' to '111' with synchronizing with the startup edge of the clock signal CLK-2. - 特許庁

クロック信号を一旦１／Ｎに分周してビットレートを１／Ｎに下げた状態で、クロック信号の１クロック分を取り除くようにしたもの。例文帳に追加

A clock signal is once frequency-divided by a factor of N to lower a bit rate to 1/N, and in this state, one clock portion of the clock signal is removed. - 特許庁

電流判定用メモリセルの試験が可能であり，かつ，データの書き込みが行われていない状態からのビットラインのリーク電流スクリーニングが可能なテスト回路を備えた不揮発性半導体記憶装置を提供する。例文帳に追加

To provide an non-volatile semiconductor storage provided with a test circuit which can test a memory cell for discriminating current and which can perform leak current screening of a bit line in a state in which data is not written. - 特許庁

そして、この並列接続が行われた状態で、書き込み対象セルＭＣ１２のビット線対（ＢＬ２，ＸＢＬ２）に対し書き込み回路ＷＣ２から書き込み信号が入力される。例文帳に追加

And a write-in signal is inputted to a pair of bit lines(BL2, XBL2) of a cell MC12 to be written from a write-in circuit WC2 in this parallel connection. - 特許庁

コントロール回路２６は、トレース時において、トレース開始時点の遷移状態の最下位ビットを参照して、選択パスの読み出しの必要がないＲＡＭを特定し、特定したＲＡＭに対して読出休止の制御を行う。例文帳に追加

The control circuit 26 specifies the RAM where it is not necessary to read the selection path by referring to the least significant bit of the transition status at the start of tracing in the tracing, and controls reading pause to the specified RAM. - 特許庁

第２の演算処理回路４は、２進数データ派生回路２によって派生された（ｍ＋１）個の２進数データにおいて、ビットの状態が異なる部分に対して個別に所定の演算処理を実行する。例文帳に追加

A second calculating circuit 4 executes predetermined individual calculating operations on parts of the binary data having different bit states. - 特許庁

したがって、セクタ検出ウインドウが開いたままの状態でもデータ・セクタのビット列やサーボ・セクタのアドレス情報などが誤って認識されることがない。例文帳に追加

Consequently, a bit column of a data sector or address information of a servo sector, etc., are never being erroneously recognized even in the state where the sector detection window is opened as it is. - 特許庁