「状態ビット」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

アンビル８の先端にビット１４を取り付けるためのビット取り付け装置２０において、バネホルダ２７の外周に環状のバネ取り付け溝２７ｃが形成され、そのバネ取り付け溝２７ｃには、略Ｃ形のバネ部材２６が径を収縮する方向に付勢力（バネ力）を付与された状態で嵌合される。例文帳に追加

In the bit mounting device 20 for mounting the bit 14 to the tip end of an anvil 8, an annular spring mounting groove 27c is formed on the outer periphery of a spring holder 27, and an approximate C shape spring member 26 is fitted in the spring mounting groove 27c in a state where an energizing force (spring force) is applied in the direction to contract the diameter. - 特許庁

左・中・右リール用簡易停止テーブル１３２〜１３４は、各回転リールの各図柄に対応するコマ番号と、回転を停止するか停止しないかの停止・非停止の２状態を１ビットで表す停止データとが対応付けられたもので、２１個の図柄に対応する２１バイトの各ビットに停止テーブルがそれぞれ記憶されている。例文帳に追加

The number of frame corresponding to each pattern of each rotary reel is made to correspond to stop data, which expresses the two states of stop and non-stop as to whether rotation is stopped or not in one bit, in simple stop tables 132-134 for left/middle/right reels which store each bit of the 21 bytes corresponding to the 21 symbols respectively. - 特許庁

ＥＣＵは、Ｄポジションでの走行中（Ｓ１００にてＹＥＳ）、Ｒポジションに切り換えられると（Ｓ１０２にてＹＥＳ）、車速ＶがＶ（１）よりも高い場合（Ｓ１０４にてＹＥＳ）、オートマチックトランスミッションをニュートラル状態とするリバースインヒビット制御を実行し（Ｓ１０８）、車速ＶがＶ（１）よりも低下すると（Ｓ１１０にてＹＥＳ）、リバースインヒビット制御を停止する（Ｓ１１２）。例文帳に追加

In the case wherein shift is changed to a position R (YES in S102) during the travelling in a position D (YES in S100) and vehicle speed V is higher than V(1) (YES in S104), an ECU executes reverse inhibit control for setting an automatic transmission to a neutral condition (S108). - 特許庁

ＮＯＲ回路２０およびインバータ２１が生成するプリチャージ解除信号φは、スタンバイモードの期間はｐ型ＭＯＳ・ＦＥＴ３０をオフしてビットラインＢＬ、ＸＢＬをフローティング状態にし、読み出しモードおよび書き込みモードの期間はｐ型ＭＯＳ・ＦＥＴ３０をオンしてビットラインＢＬ、ＸＢＬをプリチャージするプリチャージ制御を行う。例文帳に追加

A precharge release signal ϕ generated by a NOR circuit 20 and an inverter 21 turns off the p type MOS-FET 30 to float the bit lines BL and XBL in a standby mode and performs precharge control that turns on the p type MOS-FET 30 in a read mode and a write mode to precharge the bit lines BL and XBL. - 特許庁

ダブルパッカ方式で薬液を注入して地盤改良を行う地盤改良工法において、ケーシング側係合部をビット側係合部に対して逆方向に回転させて係合状態を解除させるために保持された回転スペース部に、掘削された土砂が堆積するのを回避して、削孔ケーシングを先端ビットからスムーズに取り外して引き抜けるようにする。例文帳に追加

To evade deposition of excavated sediment in a rotation space part held in order to rotate a casing side engaging part in an opposite direction to a bit side engaging part and release an engaged state, and to smoothly detach and pull out a drilling casing from a tip bit, in a soil improvement method of improving soil by injecting a chemical by a double packer system. - 特許庁

通信モデム（モデム装置）１１は、ＰＰＰ通信の電文においてフラグ同期ビット以外のキャラクタを受信してから再度フラグ同期ビットを受信する前にキャリア断が発生した場合に、ＣＤ（キャリア検出）信号をオフにせずにオン状態に維持し、再送要求フレームを公衆回線１２を介して相手局に送信する機能部を有する。例文帳に追加

A communication modem (modem apparatus) 11 has a functional unit for maintaining a CD (carrier detection) signal at an ON state without turning off the CD signal when carrier disconnection is generated before receiving a flag synchronizing bit again after receiving a character other than the flag synchronizing bit in a telegram of PPP communication, and for transmitting a resend request frame to an opposite station through a public line 12. - 特許庁

第二の伝送サービスを利用している状態では、蓄積量が第二の閾値を上回る場合はストリーミングデータの再生速度を第一の伝送サービス利用時の伝送速度と同じビットレートを継続し、下回る場合は第二の伝送サービスの伝送速度と同じビットレートにする。例文帳に追加

In the state of using a second transmission service, the reproduction speed of the streaming data is kept at the same bit rate as the transmission speed for the time of using the first transmission service in the case that the storage amount exceeds a second threshold, and is turned to the same bit rate as the transmission speed of the second transmission service in the case that it is below the second threshold. - 特許庁

本発明に係るプログラム方法は、選択された行及び前記第１または第２ビットラインに接続されたメモリセルをマルチビットデータでプログラムする段階と、高温ストレスによって減少する隣接した状態の間の読み出しマージンが増加するように、前記選択された行の隣に位置した行及び前記第１または第２ビットラインに接続されたプログラムされたメモリセルを再プログラムする段階とを含む。例文帳に追加

The program method includes a step in which the selected row and a memory cell connected to the first or second bit line are programmed by multi-bit data, and a step in which a row positioned at an adjacent position of the selected row and the programmed memory cell connected to the first or the second bit line are reprogrammed so that a read margin between adjacent states reduced due to high temperature stress is increased. - 特許庁

不揮発性メモリ１７に複数の鍵情報と、この鍵情報による認証状態及び／又は照合状態をビット列で示すセキュリティステータスＳＳ１と、セキュリティステータスＳＳ１に基づいてアクセスを制御するためのセキュリティ条件ＳＣ−ＤＯとを記憶しているＩＣカードであって、各鍵情報と、セキュリティステータスＳＳ１の各ビットとを対応させるための鍵対応テーブルＫＴ１を記憶することを特徴とする。例文帳に追加

The IC card which stores a plurality of key information, security status SS1 indicating authentication status and/or collation status from the key information by bit sequence, and a security condition SC-DO for access control based on the security status SS1 in a nonvolatile memory 17, stores a key corresponding table KT1 to associate each key information with each bit of the security status SS1. - 特許庁

Ｎビットの各二値を示すメダル識別部を一方表面に備えると共に、装着位置規正部を有する平板状のメダルと、前記装着位置規正部に対応する規正部を有する前記メダルの装着凹部が設けられた台部分と、この台部分とヒンジを介して開閉自在であり、前記メダル識別部に対応したＮビットのプッシュスイッチを有し、台部分に対して閉蓋した状態で前記プッシュスイッチの状態を検知する本体部分とからなる。例文帳に追加

A binary code of a medal discrimination part given to each medal 8 is read by a push switch 6 and the binary code is analyzed by a code analyzing part 32 and transmitted to a calculation processing part 33 to refer and take out data corresponding to a specific code analyzed by a program written by the calculation processing part 33. - 特許庁

情報の書き込みは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極またはドレイン電極の一方と、読み出し用トランジスタのゲート電極が電気的に接続されたノードにビット線の電位を供給し、その後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させる。例文帳に追加

Information is written by turning on the writing transistor so that a potential of the bit line is supplied to a node where one of a source electrode and a drain electrode of the writing transistor and a gate electrode of the reading transistor are electrically connected, and then turning off the writing transistor so that a predetermined amount of charge is held in the node. - 特許庁

本発明に係るウォッチドッグタイマ２は、クロック信号をカウントするカウンタ１１と、マイクロコンピュータ１をスタンバイ状態にする指示信号としてのスタンバイ要求信号、及びマイクロコンピュータ１がスタンバイ状態にあることを示すスタンバイ・ステータス信号の論理和からなるインヒビット信号により、カウンタ１１を制御する手段１２とを備える。例文帳に追加

This watchdog timer 2 includes: a counter 11 for counting a clock signal; and a means 12 for controlling the counter 11 according to a standby request signal as an instruction signal to set a microcomputer 1 to a standby state and an inhibit signal configured of the logical sum of a standby status signal showing that the microcomputer 1 is set to the standby state. - 特許庁

このメモリセルＭＣの読み出し動作時には、温度依存性がない第１の電圧がビット線ＢＬｓに印加され、ダイオード２１の順方向電圧の温度依存性とは逆の温度依存性を有し第１の電圧より低い第２の電圧がワード線ＷＬｓに印加された状態で、メモリセルＭＣを流れる電流の変化に応じて相変化素子２０の抵抗状態がリード回路３２により検知される。例文帳に追加

In reading the memory cell MC, first voltage having no temperature dependence is applied to the bit lines BLs, while second voltage having temperature dependence opposite to that of forward direction voltage of the diode 21 and having lower second voltage than the first voltage is applied to the word lines WLs, a resistance state of the phase change element 20 is detected by a read circuit 32 in accordance with a change in current flowing in the memory cell MC. - 特許庁

映像・音声受信機２は、映像・音声送信機１からの信号に基づいて通信状態を検出するエラー情報生成部１８を備えると共に、映像・音声送信機１は、映像・音声受信機２によって検出された通信状態に基づいて、ビットレートを可変制御しながらデータを伝送する送信部６を備える。例文帳に追加

The video/audio receiver 2 is provided with an error information generator 18 for detecting a communication condition on the basis of a signal from the video/audio transmitter 1, and the video/audio transmitter 1 is provided with a transmitter 6 for transmitting the data while variably controlling the bit rate on the basis of the communication condition detected by the video/audio receiver 2. - 特許庁

これを受けてＣＰＵ２２は、ＨＤＣ２３内のステータスレジスタ２３中のＢＵＳＹビットをセットして、ホスト装置３０からのコマンドを受け付けないロック状態に設定すると共に、ヘッド１２を記録媒体１１上のデータゾーン１１１から非データゾーン１１２に移動させた後、スピンドルモータ１３を強制停止させてシャットダウン状態にする。例文帳に追加

On receiving it, the CPU 22 sets a BUSY bit in a status register 23 in an HDC 23 to set a lock state wherein no command is accepted from the host device 30 and forcibly stops a spindle motor 13 after moving a head 12 from a data zone 111 on a recording medium 11 to a non-data zone 112 to shut down the unit. - 特許庁

データ書込電流制御回路５１は、データ線ＩＯおよび／ＩＯのそれぞれを高電位状態（Ｖｃｃ）および低電位状態（Ｖｓｓ）の一方ずつに設定することにより、往復電流としてビット線対を流れるデータ書込電流の方向を書込データのレベルに応じて簡易に制御できる。例文帳に追加

A data write-in current control circuit 51 can control easily a direction of a data write-in current flowing in a pair of bit lines as a going and returning current in accordance with a level of write-in data by setting each of data lines IO and /IO to each one side of a high potential state (Vcc) and a low potential state (Vss). - 特許庁

また、監視装置は、カメラの入力信号から映像データを生成する際のビットレートを変更可能な構成にされ、情報処理装置は、映像データの伝送過程による劣化の程度により、監視装置から受信した映像データの状態が、再生処理するのに良好な状態であるか否かを判定する（Ｓ２５０）。例文帳に追加

Furthermore, the monitoring device is configured to change a bit rate at which video data is generated from an input signal of the camera, and the information processor judges from an extent of deterioration caused by a video data transmission step whether or not a state of video data received from the monitoring device is excellent for reproduction processing (S250). - 特許庁

..,n} ,n≧2〕番目の物理量子ビットQ_jの計算基底軸の回転を示す2×2のユニタリー行列V_jを設定し、計算基底軸評価部１４が、量子誤りの無い状態に対する、対称性のあるノイズによる量子誤りを訂正した後の状態のフィデリティに基づいて、設定された行列V_jを採用するか否かを判定する。例文帳に追加

A calculation base axis evaluating section 14 determines whether to adopt the set matrix V_j based on fidelity obtained by correcting quantum error caused by symmetric noise with respect to a state of no quantum error, wherein the symbol E* represents a set symbol, which means "belong to". - 特許庁

プロセッサ２２はプロセッサ２１からの割り込み要求を受け、ＯＲレジスタ３２の値を読み出し、該当するタスク５２−１を待ち状態から実行可能状態に遷移させ、ＯＲレジスタ３２に値０ｘｆｆｆｆｆｆｆｅをＡＮＤ書き込みし、ビット０をクリアし、割り込み前の処理に復帰する。例文帳に追加

The processor 22 receives the interruption request from the processor 21, and reads the value of the OR register 32, and moves the task 52-1 from a waiting state to an executable state, and AND writes a value 0 x f f f f f f f e in an OR register 32, and clears a bit 0, and restores to processing before the interruption. - 特許庁

光ビームの偏光状態を高速で正確に制御でき、かつ、光ビームを所定の強度で所定の偏光状態に移行できる電気光学素子、例えば高いビットレートでも低電圧で駆動可能な偏波変調器、波長フィルタ、光強度変調器等として用いられる光制御素子を提供する。例文帳に追加

To provide an electrooptic effect device which can accurately control the polarization state of a light beam at a high speed and put the light beam in a prescribed polarization state with a prescribed intensity, e.g. an optical control element used as a polarization modulator, a wavelength filter, a light- intensity modulator, etc., which can be driven with a low voltage even at a high bit rate. - 特許庁

道路に沿って変化する交通情報の状態量を道路の距離方向に等間隔にサンプリングして（ａ）、サンプリングデータのデータ列（ｂ）を伝えるための提供データを生成し、この提供データの一部をシフトアップした状態（ｃ）で提供データをビットプレーン分解し、得られたデータを受信側に提供する。例文帳に追加

The status quantity of traffic information changing along a road is sampled (a) with equal intervals in the distance direction of the road, and provision data for reporting a data column (b) of sampling data are generated, and the provision data are bit plane-decomposed in a state (c) that a portion of the provision data is shifted up, and the acquired data are provided to a reception side. - 特許庁

復号化機能検査時には、ＣＰＵ４は、予め検査用データＤ１５〜Ｄ０を符号化し仮想検査ビットＤ２０〜Ｄ１６が生成され付加されたデータを誤り訂正回路１２を機能させない状態でメモリ３に対して書き込ませ、書き込まれたデータについて誤り訂正回路１２に復号化させた状態で読み出して照合することにより検査を行う。例文帳に追加

During decoding function inspection, the CPU 4 writes data obtained by encoding inspection data D15 to D0 in advance and generating and adding virtual inspection bits D20 to D16 into the memory 3 without operating the error correction circuit 12, and performs inspection by reading and collating in the decoded state of the written data by the error correction circuit 12. - 特許庁

この状態で、例えば、メモリトランジスタＱ３にビットデータの書き込みを行ったが、それが誤った書き込みであった場合にその誤った書き込みが行われた側の開閉用トランジスタＱａをオフ動作させ、メモリトランジスタＱ３への電源供給路を遮断し、メモリトランジスタＱ３を書き込みが行われる前の初期状態に戻す。例文帳に追加

In this state, for example, when bit data are written in a memory transistor Q3 and it is erroneous writing, the transistor Qa for opening and closing to which the erroneous writing is made is turned off, a power source supply path to the memory transistor Q3 is cut off, the memory transistor Q3 is restored to an initial state before writing. - 特許庁

メモリアレイは、さらに、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に書き込むために、メモリセルに動作できるように結合している複数の書き込み線と、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に読み出しおよび書き込むために、メモリセルに動作できるように結合している複数のビット線およびワード線を備える。例文帳に追加

The memory array is provided with a plurality of writing lines operatively coupled to the memory cells for selectively writing the logical states of one or more memory cells in the memory array and a plurality of bit lines and word lines operatively coupled to the memory cells for selectively reading and writing the logical states of one or more memory cells in the memory array. - 特許庁

通信端末１ａ、１ｂ、１ｃ、・・・において、受信状態の端末ＣＰＵ１０ａ、１０ｂ、１０ｃ、・・・は、受信したデータ信号Ｓ1を構成するフレーム内のスタートビットのコマンドを所定時間幅のインパルス性雑音と認識したとき、このコマンドを破棄して送信待機時間の経過前に送信状態へと遷移する。例文帳に追加

In the communication terminals 1a, 1b, 1c, ..., when recognizing the command of a start bit within a frame configuring receive data signals S1 as the impulse noise of a prescribed time width, terminal CPUs 10a, 10b, 10c, ... in the reception state abandon the command and shift to the transmission state before the transmission standby time elapses. - 特許庁

監視ユニット３の正常動作の確認されたときには、制御ユニット２は、単位制御動作が正常に実行される毎に診断パルスＤＣＰを送信し、監視ユニット３は、診断パルスＤＣＰを入力することにより制御ユニット２の動作状態を監視し、単位制御動作の異常発生の有無をオーバーフロービットの状態値として制御ユニット２へ通知する。例文帳に追加

When the normal operation of the monitoring unit 3 is confirmed, the control unit 2 transmits a diagnostic pulse DCP every time a unit control operation is executed normally, and the monitoring unit 3 monitors the operation state of the control unit 2 by inputting the diagnostic pulse DCP, and notifies the control unit 2 of existence of abnormality generation in the unit control operation as a state value of an overflow bit. - 特許庁

複数の物理的メモリデバイスにわたりメモリアクセスパターンを分配するのに使用される物理的アドレス再マッピングを圧縮状態ビットキャッシュにより部分的に複製し、バッキング記憶装置データの割り当て及びアクセスを他のユーザデータと効率的に一体化する。例文帳に追加

Physical address remapping used to distribute memory access patterns over a plurality of physical memory devices is partially replicated by the compression status bit cache to efficiently integrate allocation and access of the backing storage device data with other user data. - 特許庁

ディスク・ドライブ・システムがディスク上の位置を突き止められる状態を維持しながら、符号化サーボ・アドレスは従来のサーボ・アドレスより少ないビット数を使用するので、サーボ・アドレスを符号化すると、ディスク記憶空間が節約される。例文帳に追加

Encoding the servo address saves disk storage space because the encoded servo address uses fewer bits than a conventional servo address while still enabling the disk drive system to locate positions on the disk. - 特許庁

エンディアン制御ビットの第１状態に応じて、浮動小数点数は、符号および指数が完全に第１メモリワードに含まれ、仮数が完全に第２メモリワードに含まれるよう、ビッグ・エンディアン形式で第１および第２の連続するメモリワードに記憶される。例文帳に追加

In Big Endian form 424, the least significant byte s0 of the mantissa is stored in the highest memory address of the same memory field. - 特許庁

エンディアン制御ビットの第２状態に応じて、浮動小数点数は、仮数が完全に第１メモリワードに含まれ、符号および指数が完全に第２メモリワードに含まれるよう、リトル・エンディアン形式で第１および第２の連続するメモリワードに記憶される。例文帳に追加

At this time, the mantissa in the Little Endian form is stored in a 1st memory word between word borders 430 and 432 and the exponent and sign are stored in a 2nd memory word between word borders 432 and 434. - 特許庁

基準セルは、所定量プログラムされ、そのプログラム状態は、同じダイ上の所定のセル（例えば、メモリセルまたは黄金ビットセル）に関して検出され、基準セルが予め選択された読出し動作に失敗するまでプログラミングプロセスが継続する。例文帳に追加

A reference cell is programmed by prescribed quantity, its programming state is detected relating to the prescribed cell (e.g. memory cell or gold bit cell) on the same die, programming process us continued until the reference cell fails in read operation being previously selected. - 特許庁

プログラマブルコントローラの機能ボードにおいて、スイッチとその状態をコード化するエンコーダ機能、及び、エンコーダ出力を入力し対応する本来の設定用のビットパターンに変換し出力するデコーダ機能をボード上に設ける。例文帳に追加

An encoder function for encoding switch and its state and a decoder function for inputting an output from the encoder, converting the input contents into a corresponding bit pattern for original setting and outputting the bit pattern are formed on the function board of the programmable controller. - 特許庁

デコーダ２８は、ＣＰＵ１０による周辺リソースのいずれかへのアクセスの発生に応答して、周辺回路制御レジスタ２４におけるアクセス先の周辺リソースに対応するビットがセット状態であるときに、アクセス先の周辺リソースへのアクセス信号を活性化させる。例文帳に追加

In response to the occurrence of access to either of the peripheral resources by a CPU 10, a decoder 28 activates an access signal to the accessed peripheral resource when a bit corresponding to the accessed peripheral resource in the peripheral circuit control register 24 is in a set state. - 特許庁

各物理系は3つのエネルギー準位を有し、2つの遷移が光学的に遷移可能であり、量子ビットが残りの光学的に禁制な遷移を構成する2つの準位の重ね合わせの状態によって表され、複数の物理系が共通の共振器モードにより結合されている。例文帳に追加

Each physical system has three energy levels in which two transitions are optically possible, and the quantum bit is expressed according to the state of superposition of the two levels constituting remaining optically prohibitive transition, and a plurality of physical systems are combined by a common resonator mode. - 特許庁

多数ビットのアドレスの組み合わせからなる特定の動作モードに対応するＭＲＳコードが不法的なコードとして印加される場合、自分を含んだ全てのＭＲＳコードが前の状態を維持するようにすることで、誤動作を防止することができる。例文帳に追加

When a MRS code corresponding to a specific operation mode constituted of a combination of addresses of multiple bits is applied as an illegal code, the false operation is prevented by enabling all the MRS codes including own to maintain previous states. - 特許庁

そして、該反射されたＩＤパターンをロボットが受信して各ＩＤパターンのビット内容及び各ＩＤパターンの反射時間を演算処理することにより当該ロボットの位置情報やドア，引戸及び窓等の開閉状態を検出する。例文帳に追加

The robot receive the reflected ID patterns and computes the bit contents of each ID pattern and reflection times of each ID patterns, so that the robot position information and open/close states of the doors, the sliding doors, windows, etc., are detected. - 特許庁

同期検出装置は、セグメント同期が確立した後は、フィールド同期検出に失敗するまで、同期確立状態を維持してもよく、入力信号のビット誤り率ＲＴに基づき、同期検出信号を時間方向にシフトして出力してもよい。例文帳に追加

After the segment synchronization is established, the synchronization detection apparatus may maintain the synchronization established state until the field synchronization detection fails, and may shift the synchronization detection signal in the temporal direction in accordance with the bit error rate RT when outputting the signal. - 特許庁

ＲＣＡは、領域アドレス・タグ、領域コヒーレンス状態に関するビットのセット、およびプロセッサによりキャッシュされている領域ラインの数を追跡するライン・カウントから成る、領域エントリを含んだセット・アソシアティブ配列である。例文帳に追加

The RCA is a set-associative array which contains region entries consisting of a region address tag, a set of bits for the region coherence state, and a line-count for tracking the number of region lines cached by the processor. - 特許庁

ＨＭＩ処理部２１は、表示した画面上で操作されるスイッチ部品が有効になると、対応するビットアドレスの状態を変化させ、これをイベントとしてとらえて、メモリに記憶された出力音声データをスピーカ２９から出力する。例文帳に追加

An HMI processing part 21, when the switch part operated on a displayed screen becomes effective, changes the state of the corresponding bit address, and treats this as an event, outputs the output audio data stored in the memory from a speaker 29. - 特許庁

さらに、Ｂｉｔブロック内の全ＤＣＴブロックの偏りを同一方向として、Ｂｉｔブロックの偏り状態を生成し、該Ｂｉｔブロックをその偏り方向に応じた１ビット単位として組み合わせて、電子透かし情報を構成する。例文帳に追加

Furthermore, a deviation state of the Bit blocks is generated by making deviation of all the DCT blocks in the Bit blocks as in the same direction and the electronic watermark information is constituted by combining the Bit blocks as one bit unit according to the deviation direction. - 特許庁

アナログ入力信号をデジタル化し且つ１個又はそれ以上の変換サイクルにおいてデジタル出力データを供給するデータ変換器１０は、第一及び第二論理状態を持っているデータ変換診断ビットを発生するための論理回路２８を包含している。例文帳に追加

A data converter 10, for digitizing an analog input signal and providing digital output data at one or more conversion cycles, includes a logic circuit 28 for generating a data conversion diagnostic bit having first and second logic states. - 特許庁

航法メッセージの情報が無い状態でも、そのビット反転タイミング情報を用い、且つ回路構成を複雑にすることなく、位相誤差の検出精度・感度を向上させたキャリア位相追尾装置および擬似雑音コード信号追尾装置を構成する。例文帳に追加

To provide a carrier phase tracker and a pseudo noise code signal tracker in which the detection accuracy/sensitivity of a phase error is improved by using bit inversion timing information even with no navigation message information without complicating a circuit configuration. - 特許庁

センスアンプ制御回路は、センスアンプ列１１（Ｅ）、１１（Ｏ）のうち、一方の動作を停止させて各センスアンプ２０に接続されるビット線ＢＬに対し所定の電位を供給してストレスを印加した状態で、他方を動作させるように制御する。例文帳に追加

The sense amplifier control circuit performs control to stop the operation of one of the sense amplifier rows 11(E) and 11(O) and operate the other one while the predetermined potential is supplied to the bit line BL connected to each sense amplifier 20 to apply stress. - 特許庁

また、不良個所の特定を行う場合には予めデータの復号を行うプログラムをコンピュータ上で用意しておき、そのプログラムを用いてデータを暗号化前の状態に復号することによりＲＯＭ４のどのビットが不良かを解析できる。例文帳に追加

Also, when a defective place is specified, a program performing decoding of data is provided previously in a computer, it can be analyzed which bit of the ROM 4 is defective by decoding the data to a state before ciphering using the program. - 特許庁

第２変換部１２により入力信号ｘ_nに対して、ビット数を制限した状態で一部のバタフライ演算において飽和処理を行わずに高速フーリエ変換（高速アダマール変換）を行い、複数の周波数領域の信号ｙ'_kに変換する。例文帳に追加

The second conversion unit 12 performs fast Fourier transform (fast Hadamard transform) to the input signal x_n without performing saturation processing in some butterfly operations while the number of bits is limited for conversion to a plurality of signals y'_k in the frequency region. - 特許庁