「Array Processor」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Further, a computer system includes a processor, a data storing device coupled to the processor, a computer executable code for specifying the movement patterns of teeth using the two-dimensional array; and a computer executable code for generating the treatment path for moving the teeth according to a specified pattern.例文帳に追加

さらに、プロセッサと、プロセッサに結合されたデータ格納デバイスと、２次元アレイを用いて歯の移動パターンを特定するコンピュータ実行可能コードと、特定されたパターンに従って歯を移動させるための処置経路を生成するコンピュータ実行可能コードとを備える、コンピュータシステムが提供される。 - 特許庁

The computer system further includes a processor, a data storage device coupled to the processor, a computer-implementable code for specifying the tooth movement patterns using the two-dimensional array, and a computer-implementable code for generating the treatment paths to move the teeth in accordance with the specified pattern.例文帳に追加

さらに、プロセッサと、プロセッサに結合されたデータ格納デバイスと、２次元アレイを用いて歯の移動パターンを特定するコンピュータ実行可能コードと、特定されたパターンに従って歯を移動させるための処置経路を生成するコンピュータ実行可能コードとを備える、コンピュータシステムが提供される。 - 特許庁

An array type processor 100 and a data processor 200 which process processing data corresponding to event data, and issue the event data corresponding to the data processing are configured to interlock the data processing by realizing the intercommunication of at least a part of the processing data and at least a part of the event data.例文帳に追加

イベントデータに対応して処理データを処理し、そのデータ処理に対応してイベントデータを発行する、アレイ型プロセッサ１００とデータ処理装置２００とが、処理データの少なくとも一部とイベントデータの少なくとも一部とを相互通信してデータ処理を連動させる。 - 特許庁

A loop scheduling decision part 114 divides the parallelizable loop by a loop repetition range, divides it into a plurality of division loops and decides the processor to allocate the execution of each division loop and the schedule so as to refer to the array elements arranged in a page page-allocated to the own processor.例文帳に追加

ループスケジューリング決定部１１４は、自プロセッサにページ割付けされたページに配置された配列要素を参照するように、並列化可能ループをループ繰返し範囲で分けて複数の分割ループに分割し、各分割ループの実行を割り当てるプロセッサおよびそのスケジュールを決定する。 - 特許庁

Further this invention provides a computer system including a processor, a data storing device coupled to the processor, a computer executable code for specifying the tooth movement patterns using the two-dimensional array, and a computer executable code for generating treatment paths to move the teeth in accordance with the specified pattern.例文帳に追加

さらに、プロセッサと、プロセッサに結合されたデータ格納デバイスと、２次元アレイを用いて歯の移動パターンを特定するコンピュータ実行可能コードと、特定されたパターンに従って歯を移動させるための処置経路を生成するコンピュータ実行可能コードとを備える、コンピュータシステムが提供される。 - 特許庁

Further this invention provides a computer system including a processor, a data storing device coupled to the processor, a computer-implementable code for specifying the tooth movement patterns using the two-dimensional array, and a computer-implementable code for generating the treatment paths to move the teeth in accordance with the specified pattern.例文帳に追加

さらに、プロセッサと、プロセッサに結合されたデータ格納デバイスと、２次元アレイを用いて歯の移動パターンを特定するコンピュータ実行可能コードと、特定されたパターンに従って歯を移動させるための処置経路を生成するコンピュータ実行可能コードとを備える、コンピュータシステムが提供される。 - 特許庁

A RAID driver 114 prepares virtual RAID (array) information RI2 for making the OS 110 recognize that an HDD 22 is a single HDD that does not constitute the array device and stores the RAID information RI2 in the RAID information area 114a when the HDD 22 with no array information recorded thereon is mounted on an information processor.例文帳に追加

ＲＡＩＤドライバ１１４は、アレイ情報が記録されていないＨＤＤ２２が情報処理装置に装着された場合、当該ＨＤＤ２２がアレイ装置を構成しない単独のＨＤＤであることをＯＳ１１０に認識させるための仮想的なＲＡＩＤ（アレイ）情報ＲＩ２を作成して、当該ＲＡＩＤ情報ＲＩ２をＲＡＩＤ情報領域１１４ａに保持する。 - 特許庁

The processor apparatus includes a sequence controller 20 that decodes an instruction code stored in an instruction memory 10, an operation array 21 that executes operation of the decoded instruction code, and an asynchronous FIFO 12.例文帳に追加

プロセッサ装置は、命令メモリ１０に格納された命令コードをデコードするシーケンスコントローラ２０と、デコードされた命令コードを実行演算する演算アレイ２１と、非同期ＦＩＦＯ１２とを備える。 - 特許庁

To provide a image processor equipped with a pair of image processing circuits capable of recombining the wiring of a gate array and a control part for controlling the image processing circuits for increasing the speed of the image processing operation.例文帳に追加

ゲートアレイの配線の組替えが可能な一対の画像処理回路及び該画像処理回路を制御する制御部を備えて、画像処理動作の高速化を実現し得る画像処理装置を提供する。 - 特許庁

To provide an image processor capable of solving the problem of occurrence of isolated dots due to error diffusion and the problem of defects due to the light amount difference in a multibeam system, and to provide an LED array system, an image recording device, and a program.例文帳に追加

誤差拡散により孤立ドットとが発生する問題とマルチビーム方式もＬＥＤアレイ方式による課題を解決できる画像処理装置、画像記録装置及びプログラムを提供すること。 - 特許庁

If the process content or the process mode required by the system is changed, the contents of the program RAM 145 and the data RAM 144 that are referenced by the processor array 143 are updated for accommodation.例文帳に追加

処理の内容やシステムで要求される処理形態が変更になる場合は、プロセッサ・アレー部１４３が参照するプログラムＲＡＭ１４５およびデータＲＡＭ１４４の内容を更新して対応する。 - 特許庁

To provide a portable image forming system to be easily configured such as for various transducer array types and processing technologies, capable of easily storing the extension of a processor and software.例文帳に追加

様々なトランスデューサアレイタイプ及び処理技術に容易に機器構成することができ、プロセッサ及びソフトウェアの拡張を容易に収容することができる携帯用の画像形成システムを提供する。 - 特許庁

This data array device is provided with an input and output device 1 for operating the input and output of data with a host computer or the like, a data processor 2 for operating the working processing of input and output data, and a storage device 3 for storing data.例文帳に追加

ホストコンピュータ等とのデータの入出力を行う入出力装置１と、入出力データを加工処理するデータ処理装置２と、データを記憶する記憶装置３とを含み構成される。 - 特許庁

Efficient mounting is achieved by providing multiple paths in a predetermined direction as one of paths between input/output means of a processor array in accordance with a data processing flow.例文帳に追加

プロセッサアレイにおける入出力制御手段間の経路の内少なくともひとつを、データ処理フローに合せて、所定の方向に多重に持たせることで、効率よく実装することが可能となる。 - 特許庁

A dynamic graph processor(DGP) is configured as a function of an active adjacent matrix(AAM) having its vertexes at known positions of the reconfigurable hardware array by actualizing adjacent matrix representation of the directional graphs.例文帳に追加

動的グラフプロセッサ（ＤＧＰ）は、方向付けグラフの隣接行列表現を実現しリコンフィギュラブルハードウエアアレイの既知の位置に頂点を配置するアクティブ隣接行列（ＡＡＭ）の関数としてコンフィギュアされる。 - 特許庁

This array processor 1 is formed with a conceptual three-dimensional arrangement state using processing elements PE, and input terminals and output terminals of the respective processing elements PE are connected in a torus form.例文帳に追加

アレイプロセッサ１は、プロセッシングエレメントＰＥによる概念的な三次元配置状態により形成され、各プロセッシングエレメントＰＥの入力端子と出力端子とはそれぞれトーラス状に接続されている。 - 特許庁

To speed up the processing of a median filter which is one of noise removing means for an image by using a parallel operation function that a processor has for the operation of finding a median from the numerical data array.例文帳に追加

画像におけるノイズ除去手段の一つ、メディアンフィルタの処理において、数値データ列から中央値を求める演算において、プロセッサのもつ並列演算機能を用い、処理を高速化する。 - 特許庁

The portable ultrasonic system 100 to be configured is connected to a portable ultrasonic processor 102 to be configured, and uses a phased ultrasonic transducer array 200 to develop ultrasonic images.例文帳に追加

携帯用、機器構成可能な超音波システム１００は、携帯用、機器構成可能な超音波プロセッサ１０２に接続され、超音波画像を展開するフェーズド超音波トランスデューサアレイ２００を使用する。 - 特許庁

A processor 1 formats HDDs replaced by referring to a data structure table 6 when replacing the HDD 11-0 to HDD 11-3 for constituting a disk array, and increases the memory capacity of the disk array device 100 by assigning a memory space to an empty area generated after formatting these HDDs.例文帳に追加

プロセッサ１は、ディスクアレイを構成するＨＤＤ１１−０〜ＨＤＤ１１−３の交換が行われると、データ構造テーブル６を参照して交換されたＨＤＤのフォーマットを行うとともに、このＨＤＤのフォーマット後に発生する空き領域にメモリ空間を割当てて、ディスクアレイ装置１００のメモリ容量の増加を行う。 - 特許庁

A control logic processor 44 is in control signal communication with the focus adjustment mechanism to adjust focus position, and is in image data communication with the image detector array for receiving image data obtained by the image detector array and with a memory 48 for storing the received image data corresponding to each of the sequence of focus positions.例文帳に追加

制御ロジックプロセッサ４４は、焦点調整機構と制御信号通信状態にあって、焦点位置を調整し、検出器アレイとイメージデータ通信状態にあって、検出器アレイによって得られたイメージデータを受領し、焦点位置列の各々に対応する受領されたイメージデータを記憶するメモリ４８を有する。 - 特許庁

While a CIS 101 is moved along an original in a subscanning direction, the image processor moves the CIS 101, using an LED array 104 to illuminate the original and employing a photodiode 102 to read image data of the original, to a prescribed display position, and drives the LED array 104 to display information and warning information with respect to a state of the apparatus.例文帳に追加

原稿に沿って副走査移動を行ないつつ、ＬＥＤアレイ１０４により原稿を照明しフォトダイオード１０２で原稿の画像データを読み取るＣＩＳ１０１を所定の表示ポジションへ移動し、ＬＥＤアレイ１０４を駆動して装置状態に関する情報ないし警告情報を表示する。 - 特許庁

To provide a graphic processor and graphic processing method by which the memory utilizing efficiency of a parameter RAM part can be improved and a variety of graphic displays can be displayed, by adding character array information which is information about character arrays to a conventional parameter RAM part, and setting the optimum character array in a parameter RAM part.例文帳に追加

従来のパラメータＲＡＭ部に対し、キャラクタ配列に関する情報であるキャラクタ配列情報を追加し、パラメータＲＡＭ部での最適なキャラクタ配列を設定することで、パラメータＲＡＭ部のメモリ使用効率を向上させ、かつ多様な図形表示が可能な図形処理装置及び図形処理方法を提供する。 - 特許庁

A parallel array architecture for a graphics processor includes: a multithreaded core array including a plurality of processing clusters, each processing cluster including at least one processing core for executing a pixel shader program that generates pixel data from coverage data; a rasterizer for generating coverage data for each of a plurality of pixels; and pixel distribution logic for distributing the coverage data from the rasterizer to one of the processing clusters in the multithreaded core array.例文帳に追加

グラフィックスプロセッサの並列アレイアーキテクチャは、複数の処理クラスタを含み、各処理クラスタがカバレッジデータから画素データを生成するピクセルシェーダープログラムを実行する少なくとも１個の処理コアを含む、マルチスレッド型コアアレイと、複数の画素のうちの１画素毎にカバレッジデータを生成するラスタライザと、ラスタライザからマルチスレッド型コアアレイ中の処理クラスタのうちの１つにカバレッジデータを配信する画素分配ロジックとを含む。 - 特許庁

The data-system bonding pads that the memory chips connected by data-system wiring lines correspond to are so arrayed that the memory chips are alternately different from an array of the plurality of data-system bonding pads of the data processor chip.例文帳に追加

データプロセッサチップの複数のデータ系ボンディングパッドの配列に対してデータ系配線で接続されるメモリチップの対応するデータ系ボンディングパッドの配列は順次メモリチップが交互に相違する配列とされる。 - 特許庁

To provide a sorting processor which can rearrange data in complicated structure and an array of arbitrary number of pieces of data fast and is suitable to an integrated circuit such as an ASIC and a sorting process circuit using multiple sorting processors.例文帳に追加

複雑な構造のデータや任意個数からなるデータ列も高速に並べかえることができ、かつ、ＡＳＩＣなどの集積回路に適した、ソートプロセッサ及びそのソートプロセッサを複数用いたソート処理回路を提供する。 - 特許庁

A sound pickup processor 30 generates a signal of an output sound whose sound pickup directivity is controlled based on a plurality of sound pickup signals picked up by a microphone array 2 with a plurality of microphones whose relative positions are fixed.例文帳に追加

収音処理部３０は、相対位置が固定されている複数のマイクロフォンを備えたマイクアレイ２で収音した複数の収音信号に基づいて収音指向性を制御した出力音の信号を生成する。 - 特許庁

The RCA is a set-associative array which contains region entries consisting of a region address tag, a set of bits for the region coherence state, and a line-count for tracking the number of region lines cached by the processor.例文帳に追加

ＲＣＡは、領域アドレス・タグ、領域コヒーレンス状態に関するビットのセット、およびプロセッサによりキャッシュされている領域ラインの数を追跡するライン・カウントから成る、領域エントリを含んだセット・アソシアティブ配列である。 - 特許庁

The image processor is provided with a lighting section that has an integrated configuration consisting of resin optical element 3 that emits a light from a light source to light up the image side 4 and an array of light emitting elements 2.例文帳に追加

画像面４を照明するために光源の光を射出する樹脂光学素子３を有し、その樹脂光学素子３とアレイ状に配列された発光素子２とが一体化された照明部を備える。 - 特許庁

The handwritten character recognition system includes the linguistic processor (266) which receives a sequential character array and generates an output string representing the most probable interpretation of the handwritten characters of a document.例文帳に追加

本発明によると、手書き文字認識システムにおいて用いられ、シーケンシャルな文字アレーを受け取り、文書の手書き文字の最も蓋然的な解釈を表す出力ストリングを発生する言語的プロセッサ（２６６）が提供される。 - 特許庁

A signal processor 11 including at least one digital filter and the microphones 1-4 are connected to each of microphones 1-4 comprising the array microphones to be used for a voice recognition apparatus or the like.例文帳に追加

音声認識装置等に用いられるアレイマイクロホンを構成する各々のマイクロホン１−４のそれぞれについて少なくとも１つのデジタルフィルタを含む信号プロセッサ１１とマイクロホン１−４とが接続される。 - 特許庁

The optical multiplexer/demultiplexer is composed of first and second array waveguide gratings 101 and 102 and a two-input/two-output optical signal processor 103, and the two-input/two output optical signal processor 103 is composed of first to forth directional couplers 104-107 and first to third optical path length difference imparting parts 108-110.例文帳に追加

第１、第２のアレイ導波路格子１０１，１０３と、二入力二出力光信号処理器１０３で構成され、二入力二出力光信号処理器１０３は、第１〜第４の方向性結合器１０４〜１０７と第１〜第３の光路長差付与部１０８〜１１０とから構成されている。 - 特許庁

The array information processor 100 comprises a control part 102 such as a CPU for integrally controlling the whole array information processor 100, a communication control interface part 104 connected to a communication device such as a router connected to a telecommunication line, an input- output control interface part 108 connected to an input device 112 and an output device 114, and a storage part 106 for storing various databases and tables.例文帳に追加

配列情報処理装置１００は、配列情報処理装置１００の全体を統括的に制御するＣＰＵ等の制御部１０２、通信回線等に接続されるルータ等の通信装置に接続される通信制御インターフェース部１０４、入力装置１１２および出力装置１１４に接続される入出力制御インターフェース部１０８、および、各種のデータベースやテーブルを格納する記憶部１０６を備えて構成されている。 - 特許庁

A data processing apparatus for securely performing write and read of data between a processor and a nonvolatile memory includes a bus conversion means for converting or decoding the bit array of the respective bid data of data or an address designation signal input via a bus configured of a plurality of signal lines from the processor or the nonvolatile memory, and for outputting the bit data to the nonvolatile memory or the processor.例文帳に追加

プロセッサと不揮発性メモリ間でデータの書き込みと読み出しをセキュアに行なうデータ処理装置において、前記プロセッサまたは前記不揮発性メモリから複数の信号線から成るバスを介して入力されたデータまたはアドレス指定信号の各ビットデータのビット配列を変換また復元し、前記不揮発性メモリまたは前記プロセッサに出力するバス変換手段を備えることを特徴とする。 - 特許庁

The photosensor array 36 creates a continuous data frame of a region converted into an image and that data frame is processed by a processor 38 in an encoder 24 such that the relative movement of the target can be detected.例文帳に追加

このフォトセンサーアレイ３６が画像化された領域の連続したデータフレームを作り、画像化された領域のデータフレームが目標の相対的な動きを検知できるようにプロセッサ３８により処理されるエンコーダ２４を開示する。 - 特許庁

The image forming apparatus 10 has a screen processor 210 for performing screen processing of image data, and a position corrector 280 for correcting a color shift by adding or deleting pixels with a predetermined array with respect to the image data.例文帳に追加

画像形成装置１０は、画像データに対してスクリーン処理を施すスクリーン処理部２１０と、画像データに対して既定の配列で画素の追加又は削除を行うことにより色ずれを補正する位置補正部２８０とを有する。 - 特許庁

An RAID (Redundant Array of Independent Disk) controller divides the capacity of a source device into a plurality of sub regions, locks the sub regions from storage activity, establishes mirroring relation for updating write data, and assigns the processor in order to copy data.例文帳に追加

ＲＡＩＤコントローラは、ソース・デバイスの容量を複数のサブ領域に分割し、サブ領域をストレージ・アクティビティからロックし、書き込みデータ更新のためのミラーリング関係を確立し、データをコピーするためにプロセッサを割り当てる。 - 特許庁

The number of commands already issued and not yet replied is managed by a counter array 111, and when response to all of the already issued commands is returned, the receipt of the final response is reported to the master processor(MP) 11.例文帳に追加

さらに、発行済みで応答が返ってきてないコマンドの数の管理はカウンタアレイ１１１によって行われ、すべての発行済みのコマンドに対して応答が返ってきたときにそのことがマスタプロセッサ（ＭＰ）１１に通知される。 - 特許庁

To provide a disk array device connected by a fiber channel in a storage area network environment, which can simultaneously obtain an online job and a backup job considering a load of online even in one port and one processor when one port or a plurality of ports controlled by one processor per a controller are provided.例文帳に追加

本発明の目的は、ストレージエリアネットワーク環境でＦｉｂｒｅ Ｃｈａｎｎｅｌにて接続されたディスクアレイ装置でコントローラ当たり１プロセッサにて制御される１ポート又は複数ポートを備えている時、１ポート、１プロセッサにおいても、オンライン業務とバックアップ業務をオンラインの負荷を考慮して同時実現可能な装置を提供することにある。 - 特許庁

To provide technology capable of distributing processing corresponding to requirement from another device without concentrating on a specific processor and efficiently executing the processing while adopting a configuration wherein a plurality of processors control one port part in a channel adapter of a disk array device.例文帳に追加

ディスクアレイ装置のチャネルアダプタで、１つのポート部を複数のプロセッサで制御する構成を採用しつつ、他装置からの要求に対応した処理を特定のプロセッサに偏らせずに分散して効率的に実行できる技術を提供する。 - 特許庁

An electronic image capture device including an image capture array 104, an optional image stabilization gyro 114, a processor 106, and a display 106 is configured to detect the amount shaking of the device either prior to, or during image capture.例文帳に追加

画像取込アレイ１０４とオプションの画像安定化ジャイロ１１４とプロセッサ１０６とディスプレイ１１６とを備えた電子的な画像取込装置が、画像取込の前又は画像取込の間に装置のブレの量を検出するように構成されている。 - 特許庁

In a data processor 1, a user area (block A) 19 where a user programs data and a firmware area (block) 20 where a program for controlling the writing/deleting/reading of the block A is stored are installed in the cell array area 9 of a flash memory 7.例文帳に追加

データ処理装置１は、フラッシュメモリ７のセルアレイ領域９内に、ユーザがデータをプログラムするユーザ領域（ブロックＡ）１９と、ブロックＡの書込み／消去／読出しを制御するためのプログラムが記憶されたファームウエア領域（ブロックＢ）とを設ける。 - 特許庁

A signal processor processes a signal from the detector array in the two configurations to determine the reflectance in response to an elevation angle with respect to the surface, and a scattering profile on the surface in response to an azimuth angle on a plane of the surface.例文帳に追加

信号処理装置は、表面に対する仰角に応じた表面の反射率と、表面の平面における方位角に応じた表面の散乱プロファイルと、を決定するために、２つの配置において検出器アレイからの信号を処理する。 - 特許庁

The high-performance superscalar processor architecture has a register file array (554) for storing an execution result of a savable instruction in its completion and a temporary buffer (552) for storing an execution result of non-savable instruction in its completion in order to store execution results from a plurality of functional units.例文帳に追加

複数の機能ユニットからの実行結果をストアするため、完了時に退避可能な命令の実行結果をストアするレジスタファイルアレイ（５５４）と、完了時に退避不可能な命令の実行結果をストアする一時バッファ（５５２）を備える。 - 特許庁

The RAID adapter starts a parity generating operation, parallel commands are dispatched to the array processors such that a partial parity value is respectively generated from each data block on a drive of each managed RAID storage drive, the partial parity value is received by the RAID adapter from each array processor, and the partial parity values are combined by the RAID adapter to generate a complete parity value.例文帳に追加

ＲＡＩＤアダプタはパリティ生成操作を開始し、管理される各ＲＡＩＤストレージ・ドライブのドライブ上のデータ・ブロックから部分的なパリティ値を各々生成するよう、並列命令がアレイ・プロセッサにディスパッチされ、部分的なパリティ値が各アレイ・プロセッサからＲＡＩＤアダプタで受信され、部分的なパリティ値がＲＡＩＤアダプタで結合されて、完全なパリティ値を生成する。 - 特許庁

In a method of designing a fixed format emissive display, a computing device having a processor and a memory is used, wherein the display includes an array of emissive pixel elements, and each pixel element includes at least two sub-pixel elements made of different materials.例文帳に追加

固定フォーマット発光性ディスプレイの設計方法であって、プロセッサおよびメモリを有する計算装置を使用するものが記載され、ディスプレイはアレイとなった発光画素素子を備え、各々の画素素子は、異なる材料からなる少なくとも２個の副画素素子を含む。 - 特許庁