「Cell Line」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

To eliminate a mixture of an interference noise generated at one bit line with the other bit line of adjacent bit lines in a semiconductor memory having two transistors and one capacitor in one memory cell.例文帳に追加

一のメモリセルに２つのトランジスタ及び１つのキャパシタを有する半導体記憶装置において、互いに隣接するビット線同士のうち、一方のビット線で発生する干渉ノイズが他方のビット線に混入しないようにする。 - 特許庁

The start address of a shared memory is stored in a link address storage place at the tail of a line transmission queue, and transmission cell data are fetched out from the head of the line transmission queue and are forwarded.例文帳に追加

そして、回線送信待ち行列の最後尾にあるリンクアドレス格納場所に、共有メモリの先頭アドレスを格納し、回線送信待ち行列の先頭から送信セルデータを取り出して転送を実行する。 - 特許庁

To solve the problem that a connection failure in which a cell is unfastened from a strong electricity line connecting the cells cannot be detected in a state in which a voltage detection line for detecting a voltage of parallel blocks is directly connected to the cells.例文帳に追加

並列ブロックの電圧を検出するための電圧検出線がセルに直接接続されている状態で、セル間を接続する強電ラインからセルが外れる接続異常を検出することができない。 - 特許庁

The second memory cell consists of a second resistance change element, having one end connected to a third bit line, and third and fourth FETs, connected in parallel between the other end of the second element and a fourth bit line.例文帳に追加

第２メモリセルは、一端が第３ビット線に接続される第２抵抗変化素子と、第２抵抗変化素子の他端と第４ビット線との間に並列接続される第３及び第４ＦＥＴとから構成される。 - 特許庁

While the gate line G_j is activated, a transistor 402 is turned on by a positive pulse of a reset signal RS, and a capacitor C1 and a liquid crystal C2 of a liquid crystal display cell M_ij are discharged through a drain line D_i.例文帳に追加

ゲート線Ｇ_jが活性化している期間において、リセット信号ＲＳの正パルスによりトランジスタ４０２はＯＮし、ドレイン線Ｄ_iを介して液晶表示セルＭ_ijのキャパシタＣ１と液晶Ｃ２とが放電される。 - 特許庁

This semiconductor storage device includes: a plurality of bit line pairs each comprising first and second bit lines and extending in a column direction; and a memory cell group connected to the respective bit line pairs and comprising a plurality of memory cells.例文帳に追加

半導体記憶装置は、それぞれが第１および第２のビット線から成り、且つカラム方向に延びる複数のビット線対と、各ビット線対に接続され、且つ複数のメモリセルから成るメモリセル群とを含む。 - 特許庁

The semiconductor device is provided with a body line (BDL), to which a body part of a memory cell transistor 100A is connected, and the potential of the body part is controlled by a body part controlling device connected with the body line.例文帳に追加

ボディ線（ＢＤＬ）という配線が設けられ、メモリセルトランジスタ１００Ａのボディ部がこのボディ線（ＢＤＬ）に接続され、ボディ線に接続されたボディ部制御装置によりボディ部の電位が制御されている。 - 特許庁

When a potential of a word line is lowered to a sufficient level for holding data written in a cell by feeding back this potential to a gate of the Q1, a transistor Q4 is turned off and a potential of a word line is held constant.例文帳に追加

この電位をＱ１のゲートに帰還させることで、ワード線の電位がセルに書き込まれたデータを保持するのに十分なレベルまで下がったら、トランジスタＱ４がオフしてワード線電位を一定に保つ。 - 特許庁

The control circuit is configured so as to execute a read operation for reading data of a selected memory cell by applying a predetermined read voltage to a selected word line and applying a read pass voltage to an unselected word line.例文帳に追加

制御回路は、選択ワード線に所定の読み出し電圧を印加し、且つ、非選択ワード線に読み出しパス電圧を印加して、選択メモリセルのデータを読み出す読み出し動作を実行するよう構成されている。 - 特許庁

To provide a flash memory device which shortens preprogram time and reduces consumption of electric current, by separating a memory cell from a bit line in the case of preprogramming, and by applying program bias through a common source line.例文帳に追加

プリプログラムの際にメモリセルとビットラインを分離し、共通ソースラインを介してプログラムバイアスを印加することにより、プリプログラム時間の短縮と消費電流減少を可能としたフラッシュメモリ装置を提供する。 - 特許庁

This water delivery system is provided with: an electrolytic cell 11 for electrolyzing the ground water 1 of an underground facility 100; a fuel cell 12 for generating electricity by using hydrogen gas which is generated by the electrolysis and rises in an air delivery pipe 13 without using electric power; and a power-transmission line 14 for sending the electricity generated by the fuel cell 12 to the electrolytic cell 11.例文帳に追加

地下施設１００の地下水１を電気分解する電解槽１１と、電気分解により生じた水素ガスが動力を用いることなく送気管１３内を上昇し、その水素ガスを用いて発電する燃料電池１２と、この燃料電池１２により発電された電力を電解槽１１に供給する送電線１４と、を備える。 - 特許庁

This cogeneration system has a fuel cell 6 for generating electric power and heat, an inverter 10 for systematically linking generating electric power of the fuel cell 6 to a commercial electric power supply line, a hot water storage device for recovering heat generated from a fuel cell 2 as hot water, and a control means 70 for controlling operation of the fuel cell 6.例文帳に追加

電力と熱を発生する燃料電池６と、燃料電池６の発生電力を商業電力供給ラインに系統連系するためのインバータ１０と、燃料電池２から発生する熱を温水として回収するための貯湯装置と、燃料電池６を運転制御するための制御手段７０と、を備えたコージェネレーションシステム。 - 特許庁

By arranging a power source for a voltage detection circuit and a communication circuit in a serially connected solar cell output unit to supply electric power to the voltage detection circuit and the communication circuit of each solar cell panel, a solar cell panel monitoring system makes it possible to send a centralized monitoring system power generation voltage of a solar cell panel which is failed and cannot generate power via a communication line.例文帳に追加

直列に接続された太陽電池出力部に電圧検知回路用及び通信回路用電源を配し、各太陽電池パネルの電圧検知回路及び通信回路に供給する事により、故障し発電が出来ない太陽電池パネルの発電電圧を通信回線を通じて集中監視システムへ送信することが可能となる。 - 特許庁

The semiconductor storage device includes a memory cell array MA having memory cells MC arranged therein at respective intersections between bit lines BL and word lines WL, a plurality of memory blocks 1 in which the memory cell arrays MA are laminated, and a control circuit configured to apply a voltage to a selected memory cell MC positioned at an intersection between the selected bit line BL and the selected word line WL so that a certain potential difference is applied thereto.例文帳に追加

半導体記憶装置は、メモリセルＭＣがビット線ＢＬ及びワード線ＷＬの交差部に配置されたメモリセルアレイＭＡと、メモリセルアレイＭＡが積層された複数のメモリブロック１と、選択ビット線ＢＬ及び選択ワード線ＷＬの交差部に配置された選択メモリセルＭＣに所定の電位差がかかるよう電圧を印加する制御回路とを備える。 - 特許庁

The methods simplify conventional treatment processes significantly, shorten the time required for the practice of the same, and also provide new methods for research, such as, the selection of a cell producing a specific protein or an antisense oligonucleotide, the production of the cell line expressing the multiple number of proteins, the production of the knock out cell line for one or more proteins and the like.例文帳に追加

この方法は、従来の処理過程を格段に簡単化し、その実行に必要な時間を短縮し、かつ、新規の研究法、例えば、ある特定のタンパクまたはアンチセンスオリゴヌクレオチドを生成する細胞の選択、複数タンパクを発現する細胞系統の生成、一つ以上のタンパクをノックアウトされた細胞系統の生成等の新規研究法をも提供する。 - 特許庁

Before a pre-charge command is inputted and the word line WL0L is pre-charged, the NMOS transistor MN1 is turned on again and writing is performed for the cell MC0.例文帳に追加

プリチャージコマンドが入力され、ワード線ＷＬ０Ｌをプリチャージする前に、再びＮＭＯＳトランジスタＭＮ１をオンし、セルＭＣ０にリセットを書き込む。 - 特許庁

In one of the phase lines having two cells, a second cell is connected directly with reverse polarity and generates a phase that matches the phase of a third line.例文帳に追加

２個のセルをもつ位相ラインの一方では、第２のセルが逆の極性で直列接続され、第３のラインの位相と一致する位相を生成する。 - 特許庁

To provide a semiconductor memory device in which a needless current does not flow and optimum start timing can be supplied to a sense amplifier circuit by suppressing a leak current flowing from a replica bit line 108 to a dummy cell 109.例文帳に追加

レプリカビット線の電荷をダミーセルのリーク電流により早く引き抜いてしまい、所望のセンスアンプ起動タイミングを得ることができない。 - 特許庁

To provide a semiconductor device capable of securing a sufficient operation margin even though a bit line potential is made low voltage during a reading operation of a current value change type memory cell.例文帳に追加

電流値変化型メモリセルの読み出し動作時に、ビット線電位を低電圧化しても十分な動作マージンを確保可能な半導体装置を提供する。 - 特許庁

Voltage (VBOOST) transmitted to a selection word line is divided, and a reference cell (RCA-RCC) is set to a conduction state according to divided voltage.例文帳に追加

選択ワード線に伝達される電圧（ＶＢＯＯＳＴ）を分圧し、分圧電圧に従って参照セル（ＲＣＡ−ＲＣＣ）を導通状態に設定する。 - 特許庁

A shift word line SWL and a shift memory cell SMC are arranged so that the N type sense amplifier NSAt can amplify potential difference of the bit lines BLt, /BLt.例文帳に追加

Ｎ型センスアンプＮＳＡｔがビット線ＢＬｔ，／ＢＬｔの電位差を増幅できるようにシフトワード線ＳＷＬ及びシフトメモリセルＳＭＣを設ける。 - 特許庁

Since the global line is wired surely on the incomplete cell array of which the length is short, its load capacity can be reduced and charging and discharging current can be reduced.例文帳に追加

グローバル線は、長さの短い不完全セルアレイ上に必ず配線されるため、その負荷容量を削減でき、充放電電流を削減できる。 - 特許庁

Sense amplifiers 17, 18 are arranged respectively between a bit line BL1 of a memory cell block in which memory cells 29 are arranged and adjacent bit lines BL0, BL2.例文帳に追加

メモリセル２９を配置したメモリセルブロックのビット線ＢＬ１と、隣接ブロックのビット線ＢＬ０，ＢＬ２との間に、それぞれセンスアンプ１７，１８を介設する。 - 特許庁

To reduce false read and to improve reliability of flash memory by reducing threshold shift provided by potential change of an adjacent cell in a word line direction.例文帳に追加

ワード線方向の隣接セルの電位変化が与えるしきい値シフトを低減することによって、誤読み出しを低減し、フラッシュメモリの信頼性を向上させる。 - 特許庁

To enable a DRAM to be lessened in memory cell size by reducing the width of a bit line to a minimum processing dimension or below determined by a resolution limit of a photolithography technique.例文帳に追加

ビット線の幅をフォトリソグラフィの解像限界で決まる最小加工寸法以下まで微細化することによって、ＤＲＡＭのメモリセルサイズを縮小する。 - 特許庁

A source line of a nonvolatile memory cell array is grounded through an element having a resistance component, and a resistance value is switched depending on the time of write-in operation and the read-out operation.例文帳に追加

不揮発性メモリセルアレイのソース線を抵抗成分をもつ素子を介して接地し、書き込み動作時と読み出し動作時で抵抗値を切り換える。 - 特許庁

To effectively prevent characteristic deterioration due to a pattern shift in gate formation while suppressing increase in cell area, and to reduce resistance in a power supply voltage feeder line.例文帳に追加

セル面積増大を抑制しつつゲート形成時のパターンずれによる特性低化を有効に防止し、さらに電源電圧供給線を低抵抗化する。 - 特許庁

A memory cell array is provided with a pair of reference cells 10a, 10b for each same control word line CWL to which a plurality of memory cells 10 are connected.例文帳に追加

メモリセルアレイには、複数のメモリセル１０が接続される同一のコントロールワード線CWL 毎に一対の基準セル１０ａ，１０ｂがそれぞれ設けられている。 - 特許庁

A current is not made to flow in each memory cell SDD by voltage of approximately 1.2 V applied to the non-selection word line US-WL, disturbance is relaxed.例文帳に追加

非選択ワード線ＵＳ−ＷＬに印加した約１．２Ｖ程度の電圧によって、各々のメモリセルＳＤＤには電流が流れず、ディスターブを緩和する。 - 特許庁

(2) The rigidity of the flange 34 is varied between the direction parallel to a line connecting both side fastening members 24 of the cell laminate and the direction orthogonal thereto.例文帳に追加

（２）フランジ３４の剛性は、セル積層体の両側の締結部材２４を結ぶ線と平行な方向と、それと直交する方向とで、異なる。 - 特許庁

The diffused conductor forms a conductor path for connecting the gate line with the floating gate and varies the gate capacity thus varying the state of the memory cell.例文帳に追加

拡散導体は、ゲートラインを浮遊ゲートに結合する導体経路を形成し、ゲート容量を変化させ、これによりメモリセルの状態を変化させる。 - 特許庁

When a read operation is performed, a first switch is brought into conduction during a read period to a bit line to which a drain is connected, depending on a selected multilevel memory cell.例文帳に追加

読み出しの際、選択された多値メモリセルに応じて、ドレインが接続されるビット線に対しては、第１スイッチが読み出し期間中導通する。 - 特許庁

Main word lines 112A are shaped in every other column of a cell across one column adjacent to the two columns while bit line contacts 121 are avoided.例文帳に追加

メインワード線１１２Ａは、ビット線コンタクト１２１を避けるようにセルの２列に１本の割合で、かつ２列に接する１列に跨がるような形状となっている。 - 特許庁

On each of the MTJ memory cell arrays 10a-10f, a bit line BL for flowing two-way data writing current corresponding to writing data is arranged.例文帳に追加

ＭＴＪメモリセルアレイ１０ａ〜１０ｆの各々には、書込データに応じて双方向のデータ書込電流を流すためのビット線ＢＬが配置される。 - 特許庁

Thereby, in memory cell transistors Q11 and Q12, shift of threshold is caused by applying an erasure pulse to a source line SL0.例文帳に追加

これによって、メモリセルトランジスタＱ１１およびＱ１２については、ソース線ＳＬ０に消去パルスが印加されることで、しきい値電圧のシフトが発生する。 - 特許庁

The negative terminal of the fuel cell FC and the positive terminal of the battery BAT are connected to the matrix converter MC via a common power supply line LB.例文帳に追加

燃料電池ＦＣの負極端子およびバッテリＢＡＴの正極端子は、共通の電源ラインＬＢを介してマトリックスコンバータＭＣと接続される。 - 特許庁

The plurality of word line drivers 15-1 to 15-4 are connected to the plurality of memory cells arranged in the row direction of the memory cell array by a plurality of word lines.例文帳に追加

複数のワード線ドライバ１５−１〜１５−４のそれぞれと、メモリセルアレイのロウに配置された複数のメモリセルは複数のワード線により接続される。 - 特許庁

The semiconductor device comprises a bit contact plug 12 which electrically connects a bit line 13 to a cell contact plug 9 through an inter-layer insulating film 10.例文帳に追加

本発明の半導体装置は、層間絶縁膜１０を貫通してビット線１３とセルコンタクトプラグ９とを電気的に接続するビットコンタクトプラグ１２を有する。 - 特許庁

The semiconductor device of the present invention includes a current value type memory cell MC, a bit line BL, and a sense amplifier SA composed of transistors Q1 to Q4.例文帳に追加

本発明の半導体装置は、電流値変化型メモリセルＭＣと、ビット線ＢＬと、トランジスタＱ１〜Ｑ４からなるセンスアンプＳＡを備えている。 - 特許庁

Holding operation for the driver transistor by an off-current of the transfer transistor is made stable by keeping a cell ratio at an appropriate value by a word line potential.例文帳に追加

ワード線電位によってセルレシオを適正値に維持することでトランスファトランジスタのオフ電流によるドライバトランジスタへの保持動作が安定になる。 - 特許庁

(4) The fuel cell 10 is set in the magnetostatic field so that its electrolyte face may cross at right angles the direction in which the magnetic line of force of the magnetostatic field of the MRI 2 runs.例文帳に追加

（４）燃料電池１０はその電解質面がＭＲＩ２の静磁場の磁力線が走る方向と直交するように静磁場内にセットされる。 - 特許庁

This device is provided with a memory cell MC connected to a word line, a row control circuit 1, a column control circuit 3, a command control circuit 2, and a timing adjusting circuit 4.例文帳に追加

ワード線に接続された複数のメモリセルMC、行制御回路１、列制御回路３、コマンド制御回路２、およびタイミング調整回路４を備えている。 - 特許庁

In write-in operation, the row selecting circuit 2 supplies second voltage being higher than the first voltage to a word line WLi to be connected to the selection memory cell Cij.例文帳に追加

書き込み動作では、ロウ選択回路２が、選択メモリセルＣｉｊに接続するワード線ＷＬｉに第１電圧より高い第２電圧を供給する。 - 特許庁

The test device 1 has a vaporizing means 71 capable of vaporizing water in a gas exhaust line 20 through which gas exhausted from the fuel cell 30 flows.例文帳に追加

試験装置１は、燃料電池３０から排出される気体が流れるガス排出系統２０に、水を気化させることが可能な気化手段７１を有する。 - 特許庁

A target oxidizer flow rate calculating means 24 calculates a target oxidizer flow rate in reference to the curved line from the state of the fuel cell.例文帳に追加

目標酸化剤流量算出手段２４は、燃料電池の状態から状態ストイキ比曲線を参照して目標酸化剤流量を算出する。 - 特許庁