「Cell Line」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

The power trunk 104 and the pin 105 of the standard cell 101 can be overlapped and occurrence of a minimum line width rule error is prevented.例文帳に追加

これにより、電源幹線１０４と標準セル１０１のピン１０５とを重ねることを可能としつつ、最小線幅ルールエラーが発生しないようにできる。 - 特許庁

The image transmitters 2-1-2-3 generate an ATM cell including a video signal, an audio signal and a control signal and transmit it to the communication line L.例文帳に追加

画像送信装置２−１〜２−３では、ビデオ信号、音声信号、制御信号を含むＡＴＭセルを生成して通信回線Ｌに送出する。 - 特許庁

The objective cosmetic is prepared by formulating the cultivation product of the bacterial cell line of Alcaligenes latus B-16 belonging to Alcaligenes sp. to a hydrophilic polymer substance.例文帳に追加

アルカリゲネス属（Ａｌｃａｌｉｇｅｎｅｓ ＳＰ．）細菌に属するアルカリゲネス レータスＢ−１６株細菌培養産物と親水性高分子物質を配合した化粧料。 - 特許庁

To provide an electrode paste composition for a solar cell whose light receiving surface electrode can be made thin without causing ohmic contact nor line resistance to deteriorate.例文帳に追加

オーミックコンタクトやライン抵抗の悪化を伴うことなく受光面電極の細線化が可能な太陽電池電極用ペースト組成物を提供する。 - 特許庁

To allow a self-control circuit using dummy memory circuit to have operation margin without varying characteristics of a dummy memory cell and a dummy bit line.例文帳に追加

この発明は、ダミーメモリセルやダミービットラインの特性を変えることなく、容易にダミーメモリ回路を使った自己制御回路に動作マージンを持たせるものである。 - 特許庁

Methods for identifying a cell line that is permissive for infection with HCV, and vaccines comprising the above polynucleotides in a pharmaceutically acceptable carrier are also provided.例文帳に追加

更にHCVによる感染を許容する細胞株を同定する方法、医薬として許容できる担体中に前記ポリヌクレオチドを含むワクチンが得られる。 - 特許庁

A voltage generation circuit generates the same voltage as voltage supplied to a row line of a memory cell MC selected in reading data.例文帳に追加

電圧生成回路は、閾値電圧のベリファイ時に、データの読み出し時に選択されたメモリセルＭＣの行線に供給される電圧と同一の電圧を生成する。 - 特許庁

A large cell group 44 is divided into a plurality of cells C by cutting from the side of a second large substrate 34 of the large substrate unit 36 at a position corresponding to the prescribe line PSL.例文帳に追加

プレスクライブラインPSLに対応する位置にて一の大判基板部36の第２大判基板34側から、大判セル群44を複数のセルＣへと割断する。 - 特許庁

The semiconductor device is provided with a first memory 2, and the first memory 2 includes a memory cell, a word-line driving circuit, the sense amplifier SA and a voltage developing circuit 5.例文帳に追加

半導体装置は、第１のメモリ２を具備し、第１のメモリ２は、メモリセルと、ワード線駆動回路と、センスアンプＳＡと、電圧生成回路５とを備える。 - 特許庁

In one region of the N-type diffused layer 15 about a gate electrode 14, an in-cell power line 11a extending from the power terminal 11 is formed.例文帳に追加

Ｎ型拡散層１５のゲート電極１４に対する一方の領域には、電源端子１１から延びるセル内電源線１１ａが形成されている。 - 特許庁

To optimize the internal data readout timing by varying the electric potential of a dummy bit line at a high speed, independently of the structure of a memory cell array, in a semiconductor storage device.例文帳に追加

半導体記憶装置において、メモリセルアレイ構成にかかわらず、高速でダミービット線の電位を変化させて、内部データ読出タイミングを最適化する。 - 特許庁

A flash memory is provided with an address bus, a data bus, a control line, and an address specifiable non-volatile memory cell carry 64 connected to the address bus and the data bus.例文帳に追加

フラッシュメモリは、アドレスバスと、データバスと、制御線と、前記アドレスバスおよびデータバスに接続したアドレス指定可能不揮発性メモリセルアレイとを備える。 - 特許庁

To provide a linear coupling transmission line cell which eliminates multiple reflection and widens used frequency zone by generating frequency window with large Q.例文帳に追加

多重反射を無くし、Ｑの大きい周波数窓を発生するようにして使用周波数帯域を広めた直線型結合伝送線路セルを提供すること。 - 特許庁

A cell coordinate detection part 14 extracts a ruled line from the image data of a table format document stored in an image memory 12 and finds out the coordinate positions of respective cells.例文帳に追加

セル座標検出部14は画像メモリ12に読み込んだ表形式文書の画像データから罫線を抽出して、それぞれのセルの座標位置を求める。 - 特許庁

Data of a plurality of bits read out from a memory cell in response to the reading command of one time are sequentially transmitted to a common data bus line through a column switch.例文帳に追加

１回の読み出しコマンドに応答してメモリセルから読み出させる複数ビットのデータは、コラムスイッチを介して順次共通のデータバス線に伝達される。 - 特許庁

Data are read for the read circuit 32 with a plurality of memory cell units using the same bit line side select gate lines SGD<0> to SGD<3> in common as one unit for reading.例文帳に追加

同じビット線側セレクトゲート線SGD<0>〜SGD<3>を共通に用いている複数のメモリセルユニットを、１つの読み出し単位として、読み出し回路32にデータを読み出す。 - 特許庁

Also, by using the signal charges accumulated in the frame transmission in the m-th line, the smear component contained in signal charges from each cell of the center area 42a.例文帳に追加

また第ｍ行にフレーム転送時に蓄積された信号電荷を用いて、センターエリア４２ａの各セルからの信号電荷に含まれるスミア成分を求める。 - 特許庁

The electrolytic hypo-water high in concentration formed in the electrolytic cell 29 is diluted to a practical use concentration by the diluting raw water supplied from the diluting water line.例文帳に追加

この電解槽２９で生成された高濃度の電解次亜水は、希釈水ラインから供給された希釈原水により、実使用濃度まで希釈される。 - 特許庁

To increase the drive power of a signal line connected to a memory cell without increasing the layout area of a circuit and to reduce the leak current at standby.例文帳に追加

回路レイアウト面積を増大させることなく、メモリセルの接続する信号線の駆動力を大きくし、かつスタンバイ時のリーク電流を低減する。 - 特許庁

After transfection of the targeting construct into the desired cell line, gene targeted-mediated deletions are identified by selection and further characterized.例文帳に追加

標的化構築物の所望の細胞株へのトランスフェクション後、遺伝子標的化媒介性欠失は、選択によって同定され、そしてさらに特徴づけられる。 - 特許庁

In data reading, the memory reads the data by amplifying a current corresponding to the data of memory cell 1 appearing on the bit line with the bipolar transistor 6.例文帳に追加

そして、データの読み出し時に、ビット線ＢＬに現れるメモリセル１のデータに対応する電流をバイポーラトランジスタ６により増幅してデータを読み出す。 - 特許庁

The path identifier of a received packet, frame or cell is extracted, thereby specifying through which communication line a traffic to be monitored flows.例文帳に追加

受信したパケットまたはフレームまたはセルのパス識別子を抽出することにより、どの通信回線を流れる監視対象トラヒックであるかの特定を行う。 - 特許庁

A dummy region having a dummy bit line set to a prescribed voltage at least in the operation of the memory cell array is formed between memory regions.例文帳に追加

メモリ領域の間には、少なくともメモリセルアレイの動作時に所定の電圧に設定されるダミービット線を有するダミー領域が形成されている。 - 特許庁

The non-volatile semiconductor storage apparatus has memory cell regions M1, M2 arranged on a substrate 1 in columns, and a bit line backing region S1 arranged therebetween.例文帳に追加

不揮発性半導体記憶装置は、基板１上に列方向に並ぶメモリセル領域Ｍ１、Ｍ２とその間のビット線裏打ち領域Ｓ１とを有する。 - 特許庁

The short circuit detecting circuit 10 detects output current IM1 of the voltage generating circuit REG for biasing a cell 3 of the selected word line LWL1.例文帳に追加

短絡検出回路（１０）は選択したワード線（ＬＷＬ１）のセル（３）をバイアスするために電圧発生回路（ＲＥＧ）の出力電圧（ＩＭ１）を検出する。 - 特許庁

A plurality of memory cell array regions 3 are arranged on a semiconductor substrate of a DRAM in matrix respectively apart in a line-column direction.例文帳に追加

ＤＲＡＭにおいて、複数のメモリセルアレイ領域３は、半導体基板上に、行方向と列方向とにそれぞれ間隔を隔ててマトリックス状に配置される。 - 特許庁

To provide a semiconductor memory device for which the timing control can be facilitated and a layout size is reduced by arranging a word line drivers at one side of a memory cell array.例文帳に追加

メモリセルアレイの片側にワード線ドライバを配置して、タイミング制御を容易にし、また、レイアウトサイズを小さくする半導体記憶装置を提供するものである。 - 特許庁

A row address decoder 6 is constituted so that when a standby signal STB is made active, the word line 13 is selected and a memory cell 17 is made into an on-state.例文帳に追加

ロウアドレスデコーダ６は、スタンバイ信号ＳＴＢがアクティブとなると、ワード線１３を選択してメモリセル１７をオン状態とするように構成されている。 - 特許庁

This circuit has a read-out buffer circuit PB connected to a bit line and detecting a threshold voltage state of a cell transistor MC which can hold a threshold voltage state of 22.例文帳に追加

ビット線に接続され、２^2の閾値電圧状態を保持可能なセルトランジスタＭＣの閾値電圧状態を検出する読出しバッファ回路PBを有する。 - 特許庁

By forming an MRAM with a reduced distance between the write line and the MTJ cell, writing operation is allowed on less current.例文帳に追加

ライトラインとＭＴＪセルとの距離を縮小させてＭＲＡＭを形成することにより、少量の電流でライト動作を可能にする技術である。 - 特許庁

To provide a fuel cell power generation system capable of lowering cost and having stable movement, by raising temperature of a reforming system without using a start fuel line separately.例文帳に追加

別途スタート燃料ラインを用いずに改質系の昇温を行い、低コストかつ安定した動作が可能な燃料電池発電システムを提供する。 - 特許庁

To provide a non-volatile semiconductor memory in which over-erasion is not caused even if a memory cell is replaced in the direction of word line, and which has good relieving efficiency.例文帳に追加

ワード線方向にメモリセルを置換しても過剰消去が生じず、且つ救済効率の良い不揮発性半導体記憶装置を提供する。 - 特許庁

The device is provided with a memory cell array 11, selection gate transistors SGD, SGS, a control gate driving circuit 12, a selection gate driving circuit 13, and a source line driving circuit 14.例文帳に追加

メモリセルアレイ１１、選択ゲートトランジスタＳＧＤ、ＳＧＳ、制御ゲート駆動回路１２、選択ゲート駆動回路１３、ソース線駆動回路１４を備える。 - 特許庁

To provide a fuel cell power generation system which is capable of preventing generation of white smoke even in a winter season by increasing the amount of recovered water in an exhaust heat circulation line.例文帳に追加

排熱循環ラインにおける回収水量を増して、冬季においても白煙の発生を防止できる燃料電池発電システムを提供する。 - 特許庁

To hold the data, the data holding is performed by changing over the power source line 2 of the memory cell 1 from the adiabatic charging voltage PCK to a constant power source voltage VDD.例文帳に追加

データ保持時には、メモリセル１の電源線２を断熱充電電圧ＰＣＫから定電源電圧ＶＤＤに切り替えてデータ保持を行う。 - 特許庁

The number of corners which adjoin a world line and in which electrical field is concentrated increases to at least six, by installing two floating gates in a memory cell.例文帳に追加

一つのメモリセル内に２個のフローティングゲートを具備することによってワードラインに隣接して電界が集中するコーナーの数が少なくても６個に増加する。 - 特許庁

A supply side connecting tube passage 27 and an exhaust side connecting tube passage 28 leading to the gas line L of the fuel cell stack S from outside the container body 2 are installed.例文帳に追加

容器本体２外から燃料電池スタックＳのガスラインＬまで通じる供給側接続管路２７及び排出側接続管路２８を設ける。 - 特許庁

To suppress a cell destruction caused by static electricity along a dividing line concerning a liquid crystal display(LCD) device bisecting a scanning area and driving them.例文帳に追加

走査領域を２つに分けてして駆動する液晶表示装置において、静電気によって分割ラインに沿って発生する素子破壊を抑制する。 - 特許庁

A local decoder is arranged in common with first and second two cell array sections, either of them is selected by a control signal from a main word line driving section.例文帳に追加

第１、第２の二つのセルアレイ部に共通にローカルデコーダを配置して、メインワードライン駆動部からの制御信号でいずれかを選択するようにした。 - 特許庁

A gas absorption cell 28 and a detector 30, using a known spectral absorption line, give a calibration reference for the electric signal from the sweep optical output.例文帳に追加

ガス吸収セル２８及び検出器３０は、既知のスペクトル吸収線を用いて、掃引光出力から、電気信号用の校正基準を与える。 - 特許庁

A sense amplifier 7A compares a potential of a bit line BL to which a variable cell resistance Rcell is connected, with a reference potential VREF to read a logic of information.例文帳に追加

センスアンプ７Ａは、前記可変セル抵抗Ｒｃｅｌｌが接続されたビット線ＢＬの電位を参照電位ＶＲＥＦと比較し、情報の論理を読み出す。 - 特許庁

A memory cell comprises a write transistor, a read transistor TR, and a capacitor CAP connected between the control electrode 3 thereof and a word line RWL.例文帳に追加

書き込みトランジスタと、読み出しトランジスタＴＲと、その制御電極３とワード線ＲＷＬとの間に接続されたキャパシタＣＡＰとをメモリセル内に有する。 - 特許庁

The selection transistor SGS is connected between the other end of the memory cell group and a source line SL, and has a gate length shorter than that of the selection transistor SGD.例文帳に追加

選択トランジスタＳＧＳはメモリセル群の他端とソース線ＳＬ間に接続され、選択トランジスタＳＧＤのゲート長より短いゲート長を有する。 - 特許庁

To provide a semiconductor device which can reduce the resistance of a bit line diffusion layer without exerting effects upon the transistor characteristics of flat cell type memory cells and a method of manufacturing the device.例文帳に追加

フラットセル型メモリセルのトランジスタ特性に影響をあたえず、ビット線拡散層抵抗を低減する半導体装置及びその製造方法の提供。 - 特許庁

To reduce inter-bit line noise and array noise, a sense amplifier area, and power consumption of an array during an operation without increasing a memory cell block size in an FRAM.例文帳に追加

ＦＲＡＭにおいて、メモリセルブロックサイズを大きくせずに、ビット線間ノイズとアレイノイズ、センスアンプ面積、動作時のアレイの消費電力を低減する。 - 特許庁