「Cell Line」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

To provide a semiconductor memory device which can shorten a bit line in a multiport SRAM memory cell and an associative storage, and has a low power consumption type SRAM memory cell whose margin to dispersion in manufacturing is improved.例文帳に追加

マルチポートＳＲＡＭメモリセルや連想メモリにおいてビット線を短くでき、かつ製造上のばらつきに対するマージンを向上した低消費電力型ＳＲＡＭメモリセルを有する半導体記憶装置を提供する。 - 特許庁

A plurality of kinds of cell for improving crosstalk noise having an external interface is buried in the gap of a hard mask block and then a cell for improving crosstalk noise is selected and inserted into the line of a semiconductor integrated circuit.例文帳に追加

外部インタフェースを有する複数種類のクロストークノイズ改善用セルをハードマクロブロックの内部の隙間部分に埋め込み、そのクロストークノイズ改善用セルを選択して半導体集積回路の配線に挿入する。 - 特許庁

Each of the memory cell and the redundant memory cell has a memory element disposed in an area in which a bit and a word line intersect each other via an insulator, and the inspection circuit has a plurality of flip-flop circuits and an interface circuit.例文帳に追加

メモリセルと冗長メモリセルの各々は、ビット線とワード線が絶縁体を介して交差する領域に設けられた記憶素子を有し、検査回路は複数のフリップフロップ回路とインターフェース回路を有する。 - 特許庁

The body regions of the transistors Qn1, Qn2, Qp1, Qp2, Qpc, Qe, Qb, Qd, Qm, Qio in a sense amplifier 20, a precharger circuit 23, bit line selector circuits 26A and 26B, a memory cell 27, a dummy cell 28, and a column selector circuit 29 for DRAMs are electrically fixed.例文帳に追加

ＤＲＡＭのセンスアンプ２０、プリチャージ回路２３、ビット線選択回路２６Ａ，２６Ｂ、メモリセル２７、ダミーセル２８およびコラム選択回路２９におけるトランジスタＱｎ１，Ｑｎ２，Ｑｐ１，Ｑｐ２，Ｑｐｃ，Ｑｅ，Ｑｂ，Ｑｄ，Ｑｍ，Ｑｉｏのボディ領域を電気的に固定した。 - 特許庁

In this way, the reduction of a potential of the bit line BL3 is prevented by leak of a current through a non-selection memory cell MC when a threshold value of the selected memory cell MC12 is high, and wrong judgment that it is 'on-state' is prevented.例文帳に追加

こうして、選択メモリセルＭＣ12の閾値が高い場合に非選択メモリセルＭＣを介して電流がリークしてビット線ＢＬ3の電位が下がることを防止し、オン状態であると誤判断されないようにする。 - 特許庁

Thereby, only single memory cell information result will result in error, without making a plurality of memory cell information an error simultaneously, even if one word line is defective, and correction can be made using the error correction circuit 10.例文帳に追加

これにより、１本のワード線が故障しても複数のメモリセル情報が同時に誤りになることはなく、単一のメモリセル情報のみの誤りとなり、誤り訂正回路１０により訂正が可能となる。 - 特許庁

The nonvolatile semiconductor memory device is provided with an auxiliary current source (10) in parallel to a selection memory cell (MC), current change for a sense amplifier (16) of a reading circuit (6) is accelerated, and a rise in a bit line potential to which the selection memory cell is connected is suppressed.例文帳に追加

選択メモリセル（ＭＣ）と並列に補助電流源（１０）を設け、読出回路（６）のセンスアンプ（１６）に対する電流変化を加速し、かつ選択メモリセルが接続するビット線電位の上昇を抑制する。 - 特許庁

A sense amplifier 7 detects memory information by comparing a discharge potential (Vo) of a bit line BL, to which one side of an electrode of a memory cell resistance Rcell in a memory cell MC is connected, with a reference potential (/Vo).例文帳に追加

センスアンプ７は、メモリセルＭＣ内のメモリセル抵抗Ｒｃｅｌｌの一方の電極が接続されたビット線ＢＬの放電電位（Ｖｏ）を参照電位（／Ｖｏ）と比較することにより、記憶情報を検出する。 - 特許庁

In retrieval operation, the storage unit of the first memory cell and that of the second memory cell are selected in parallel, and a current corresponding to stored data is supplied onto a local match line ML1-ML2^k arranged accordingly.例文帳に追加

検索動作時、第１のメモリセルの記憶単位および第２のメモリセルの記憶単位を並行に選択して記憶データに応じた電流を、対応して配置されるローカルマッチ線ＭＬ１−ＭＬ２＾ｋ上に供給する。 - 特許庁

The sense amplifier 9 reads data from the memory cell based on the voltage of the bit line BL connected to the memory cell 11 to receive a precharge voltage during the reading operation and a reference voltage in response to the control signal.例文帳に追加

センスアンプ９は、制御信号に応答して、メモリセル１１に接続され読み出し動作に際してプリチャージ電圧を印加されたビット線ＢＬの電圧と参照電圧とに基づいて、メモリセルのデータを読み出す。 - 特許庁

On a polysilicon film 4 on a semiconductor substrate 1, a resist pattern 5a of a line shape is formed in a memory cell region S, and a dummy resist pattern 5b is formed on a region P excepting the memory cell region S.例文帳に追加

半導体基板１上のポリシリコン膜４上において、メモリセル領域Ｓではライン状のレジストパターン５ａが形成され、メモリセル領域Ｓ以外の領域Ｐではダミーのレジストパターン５ｂが形成される。 - 特許庁

An external shape of a flat rectangular body is given to a cell for test used for inspecting the function of a fluorescence device to provide a fit part fitting into a cell insertion part on a diagonal line that together joins confronting vertices thereof.例文帳に追加

蛍光発光装置の機能を点検するために使用する試験用セルの外形形状を扁平矩形体にし、セル挿入部の対向する頂点を結ぶ対角線上に嵌合する嵌合部を設けた。 - 特許庁

To provide a threshold voltage control device of a non-volatile memory cell that can accurately control the threshold voltage of a memory cell being controlled by a word line voltage, reduces control time, and can be operated with a low power, and its method.例文帳に追加

ワードライン電圧により制御されるメモリセルのしきい電圧を正確に制御し、制御時間を短縮させ、低電力で動作し得る非揮発性メモリセルのしきい電圧制御装置及びその方法を提供する。 - 特許庁

A comparison circuit 12 inputs the cutoff address information from the address line 15 in the period in which the signal ϕ1 is in the L level, compares it with the access address information of the memory cell, and outputs the result of the comparison as the replacement information of the memory cell.例文帳に追加

比較回路１２は、信号φ１がＬレベルの期間でアドレス線１５から切断アドレス情報を入力し、メモリセルのアクセスアドレス情報と比較して比較結果をメモリセルの置換情報として出力する。 - 特許庁

The camouflage pattern P of the dial 5 is formed into one piece with the line pattern of the solar cell as a whole, gives a camouflage effect in a harmony, and operates so that it does not make every body feel the presence of the solar cell 7.例文帳に追加

文字板５のカムフラージュパターンＰは太陽電池の筋目模様と全体的に一体化し、１つのまとまりのある調和したカムフラージュ効果を与え、太陽電池７の存在を感じさせない作用をする。 - 特許庁

To prevent occurrence of a writing fault by writing by considering the change of a floating of a potential of a common source line of a memory cell at the time of write verify reading even in the case of existence of the cell having a fast writing speed.例文帳に追加

書込み速度の速いメモリセルが存在しても、書込みベリファイ読出し時におけるメモリセルの共通ソース線の電位の浮き上がりの変動を考慮して書込みを行い、書込み不良の発生を防止する。 - 特許庁

To provide a structure of a memory cell that allows reduction of aspect ratios of the capacitor contact and the bit-line contact and that is less subject to misalignment and less causative of an increase in the number of unrequired processes, and also to provide a method of manufacturing the memory cell.例文帳に追加

キャパシタコンタクト及びビット線コンタクトのアスペクト比を低減でき、かつ、合わせズレの影響を受けにくく、余分な工程数の増加を招かないメモリセルの構造及び製造方法を提供する。 - 特許庁

The strength reinforcing range 5 including the reinforced cell walls 22 are arranged in an approximately straight line shape in the diameter direction cross section of the hexagonal cell honeycomb structure 1 and of which both the ends are brought into contact with the outer peripheral wall 4.例文帳に追加

強化セル壁２２を含む強度強化領域５は、六角セルハニカム構造体１の径方向断面において、略直線状に配置されており、かつ、その両端が外周壁４に接触している。 - 特許庁

The body regions of transistors Qn1, Qn2, Qp1, Qp2, Qpc, Qe, Qb, Qd, Qm, Qio in a sense amplifier 20, a precharger circuit 23, bit line selector circuits 26A, 26B, a memory cell 27, a dummy cell 28, and a column selector circuit 29 for the DRAM are fixed electrically.例文帳に追加

ＤＲＡＭのセンスアンプ２０、プリチャージ回路２３、ビット線選択回路２６Ａ，２６Ｂ、メモリセル２７、ダミーセル２８およびコラム選択回路２９におけるトランジスタＱｎ１，Ｑｎ２，Ｑｐ１，Ｑｐ２，Ｑｐｃ，Ｑｅ，Ｑｂ，Ｑｄ，Ｑｍ，Ｑｉｏのボディ領域を電気的に固定した。 - 特許庁

To stably generate voltage for pre-charging a bit line and voltage of a cell plate node of a cell capacitor, even when power source voltage is low, in a semiconductor integrated circuit for generating the prescribed output voltage.例文帳に追加

所定の出力電圧を生成するための半導体集積回路に関し、電源電圧が低い場合でも、ビット線プリチャージ用の電圧やセルキャパシタのセルプレートノードの電圧を安定に生成することを目的とする。 - 特許庁

In the solar cell 10, the rear surface of a solar cell substrate 20 has an electrode formation region Ra which is a rectangular region formed by connecting straight line segments along the outer edge of the plurality of rear-surface-side thin wire electrodes 30B.例文帳に追加

太陽電池１０において、太陽電池基板２０の裏面は、複数の裏面側細線電極３０Ｂの外縁を直線で結んだ矩形状の領域である電極形成領域Ｒａを有する。 - 特許庁

The cell units CU0, CU1 have configurations similar to that of a memory cell, and each include a tunnel magnetic resistance element and an access transistor ATR coupled in series between a bit line BL and a ground voltage Vss.例文帳に追加

各セルユニットＣＵ０，ＣＵ１は、メモリセルと同様の構成を有し、ビット線ＢＬと接地電圧Ｖｓｓとの間に直列に結合された、トンネル磁気抵抗素子ＴＭＲおよびアクセストランジスタＡＴＲを有する。 - 特許庁

By reducing what is controlled by one line of Main Word in a WDRV basic CELL to only half of low-order 2-bit in Row address, an RA signal unified formerly at a boundary of the WDRV basic CELL is places at (the center) the inside of the basic CELL.例文帳に追加

ＷＤＲＶ基本ＣＥＬＬ内で１本のＭａｉｎＷｏｒｄが制御するものをＲｏｗアドレス下位２ｂｉｔの半分だけにすることにより、従来ＷＤＲＶ基本ＣＥＬＬの境界で共通化していたＲＡ信号を基本ＣＥＬＬ内部（中央）に配置した。 - 特許庁

Meanwhile, the select gate voltage VSG (which is obtained by adding the bias voltage of a cell source line SRC to the select gate voltage VSG when reading the positive threshold cell)is finally applied to the selection transistors SGTD, SGTS when reading the negative threshold cell, for example.例文帳に追加

一方、負の閾値セルの読み出し時には、最終的に、選択トランジスタＳＧＴＤ，ＳＧＴＳに５Ｖ程度のセレクトゲート電圧（正の閾値セルの読み出し時のセレクトゲート電圧ＶＳＧにセルソース線ＳＲＣのバイアス分の電圧を加えた電圧）ＶＳＧが印加されるようにする。 - 特許庁

When the memory cell array U is accessed, the reference cell RCELLL is selected; when the potential of the bit line BITLn is reduced to an L level, a pre-charge signal PCGU becomes the L level, a read operation from the memory cell array U is stopped, and the next precharging is performed.例文帳に追加

メモリセルアレイＵがアクセスされるときには、リファレンスセルＲＣＥＬＬＬが選択され、ビット線ＢＩＴＬｎの電位がＬレベルに低下すると、プリチャージパルス信号ＰＣＧＵがＬレベルになり、メモリセルアレイＵからの読み出し動作が停止するとともに次のプリチャージが行われる。 - 特許庁

The dedifferentiated plant cells are obtained in vitro cell culture, and the dedifferentiated plant cells obtained in vitro cell culture comprise a cell line, preferably, dedifferentiated plant cells are basophilic plant cells, and further preferably, basophilic plants are Criste Marine.例文帳に追加

脱分化植物細胞がインビトロ培養によって得られるものであり、インビトロ培養によって得られた脱分化植物細胞が細胞系であること、好ましくは脱分化植物細胞が好塩性植物細胞であること、さらに好塩性植物がクリステマリン（Criste Marine）であることが好ましい。 - 特許庁

When starting the operation of the fuel cell system, the quantity of the cooling water in the fuel cell stack 1 is detected from the cooling water discharged to the cooling water line 101 from the fuel cell stack 1, and when the cooling water discharged is judged to be a prescribed quantity, the fuel gas is supplied.例文帳に追加

燃料電池システムの運転開始時には、燃料電池スタック１から冷却水ライン１０１に排出される冷却水から、燃料電池スタック１内の冷却水の量を検出し、排出された冷却水が所定の量と判定した場合に、燃料ガスを供給する。 - 特許庁

In the group of the memory cell 11 that is connected to the same word line WL, the current drive capability of the memory cell 11B on the far-end-side that is far from the selection circuit 12 is set higher than the current drive capability of the near-end-side memory cell 11A that is near the selection circuit 12.例文帳に追加

同じワード線ＷＬに接続されるメモリセル１１のグループ内では、選択回路１２から遠い遠端側のメモリセル１１Ｂの電流駆動能力が、選択回路１２に近い近端側のメモリセル１１Ａの電流駆動能力よりも高く設定されている。 - 特許庁

When a filter table 230 of cell filters 241-24n is changed to an ATM line concentrator 200 as the result of call control by a call control processing part 120, a control cell generating part 130 of an asynchronous transfer mode(ATM) exchange 100 generates a control cell in which that information is embedded.例文帳に追加

ＡＴＭ交換機１００の制御セル生成部１３０は呼制御処理部１２０による呼制御の結果、ＡＴＭ集線装置２００に対してセルフィルタ２４１〜２４ｎのフィルタテーブル２３０の変更が生じた場合にその情報を埋め込んだ制御セルを生成する。 - 特許庁

A number of sealed cells 10 brought into line with each cell- supporting member 22 on a pallet 20 are made supported by a pallet support part 40 by the whole pallet 20, and each sealed cell 10 is put under charge/ discharge treatment by a contact part set at a contact support part 61 by the same number as the sealed cell 10.例文帳に追加

パレット20上に各電池支持部材22によって整列された多数の密閉形電池10を、パレット20ごとパレット支持部40に支持するとともに、コンタクト支持部61に密閉形電池10と同数設けられたコンタクト部によって、各密閉形電池10の充放電処理を行う。 - 特許庁

When the diffraction angle is at a certain value or above, the angle formed against the normal line of the solar cell increases and the light is totally reflected on the above surface of a silicon thin-film layer (solar cell element 10) or the surface of a transparent plastic film substrate 13 and returns the solar cell element 10.例文帳に追加

この回折角度がある値以上に大きいときには、太陽電池の法線に対する角度が増大し、シリコン薄膜層（太陽電池素子１０）の上面あるいは透明プラスチックフィルム基板１３の表面において全反射されて太陽電池素子１０に戻る。 - 特許庁

Voltage on a memory cell is pumped (up or down), thereby, voltage stored in a memory cell is increased (upper than a voltage value of logic 1) or decreased (lower than a voltage value of logic 0), also, voltage difference increased on a bit line is given during a read-out operation period after that of the memory cell.例文帳に追加

本発明は、メモリセル上の電圧をポンピング (アップ又はダウン)し、それによりメモリセル内に格納されている電圧を増加 (論理１電圧値より上)又は減少 (論理０電圧値より下)させ、且つメモリセルのその後の読取動作期間中にビット線上に増加された電圧差を与える。 - 特許庁

To provide a semiconductor integrated circuit including a plurality of cells, each cell has a cell width and input pin position in the widthwise direction of the cell within the specified size, for enabling reduction of wiring resource by arranging the wires for input signal in the shape similar to a straight line.例文帳に追加

セル幅とセルの幅方向における入力ピン位置とが規定寸法であるセルを複数有する半導体集積回路において、入力信号用の配線を直線に近い形で配して、配線リソースの削減を可能とする半導体集積回路を提供する。 - 特許庁

Defective addresses are written in four groups of cell rows to be arranged corresponding to each permutation decision part 3100.1-3100.6 only when a defective memory cell is found which differing in address from at least either of the line address and row address of a defective memory cell which has already been stored.例文帳に追加

各置換判定部３１００．１〜３１００．６に対応して設けられる４組の記憶セル列には、すでに記憶している不良メモリセルの行または列アドレスの少なくとも１方と異なるアドレスの不良メモリセルが発見された時にのみ、不良アドレスが書きこまれる。 - 特許庁

When storing a plurality of data to the storage area L2 of a nonvolatile memory cell MC1 and the storage area L1 of a nonvolatile memory cell MC2 in a memory cell array 12, a first control circuit 200 closes a switch circuit SW52 to output a prescribed write level VCCW to a bit line BL2.例文帳に追加

メモリセルアレイ１２内の不揮発性メモリセルＭＣ１の記憶領域Ｌ２と不揮発性メモリセルＭＣ２の記憶領域Ｌ１とに複数のデータを記憶するとき、第１制御回路２００はスイッチ回路ＳＷ５２をオンさせ、所定の書込電位ＶＣＣＷをビット線ＢＬ２に出力する。 - 特許庁

In a chip set initialization system, a BIOS (Basic Input/Output system) 00 defines a virtual cell CA, and replaces range register group initial value setting with respect to a chip set 33 on a preliminary cell C3 with range register group initial value setting with respect to a virtual chip set A3 on a virtual cell C3 when an on-line system 000 is started.例文帳に追加

ＢＩＯＳ００は、オンライン・システム０００の立ち上げ時に、仮想セルＣＡを定義して、予備セルＣ３上のチップセット３３に対するレンジ・レジスタ群初期値設定を、仮想セルＣ３上の仮想チップセットＡ３に対するレンジ・レジスタ群初期値設定へと置換する。 - 特許庁

To provide a dye sensitized solar cell for protecting a current collecting line by a simple process, protecting the current collecting line from an electrolyte layer reliably, and generating power for a long time.例文帳に追加

集電線の保護が簡便な工程で行うことができると共に、電解質層から集電線が確実に保護されて長期に亘って発電を行うことができる色素増感型太陽電池を提供する。 - 特許庁

To provide a nonvolatile memory device which does not execute verifying operations to remaining cells excluding a program objective cell for removing a source line bouncing phenomenon and bit line coupling noise, etc., and to provide a method of operating the device.例文帳に追加

ソースラインバウンシング現象とビットラインカップリングノイズ等を解消するためにプログラム対象セルを除いた残りのセルに対しては検証動作を遂行しない不揮発性メモリ装置、及びその動作方法を提供する。 - 特許庁

To provide a word line boosting circuit that adjusts a boosting voltage supplied to a word line in accordance with variations in characteristics, dispersion and the like of a memory cell, and further to provide a storage device, an integrated circuit device, an electronic apparatus and the like.例文帳に追加

メモリーセルの特性変動やばらつき等に追従してワードラインに供給する昇圧電圧を調整するワードライン昇圧回路、記憶装置、集積回路装置、及び電子機器等を提供する。 - 特許庁

The bit line parasitic capacitance Ck1 is the parasitic capacitance formed between the bit line BL and low voltage power supply (ground potential), and consists of a capacitance between adjacent bit lines and a diffusion layer capacitance of memory cell transistors.例文帳に追加

ビット線寄生容量Ｃｋ１は、ビット線ＢＬと低電位側電源（接地電位）の間に形成される寄生容量であり、隣接ビット線間の容量やメモリセルトランジスタの拡散層容量などから構成される。 - 特許庁

A branch line L7 having a selector valve SV on the way thereof and having a tip L7e opened inside the casing 11 is branched from an air supply line L2 for connecting the blower B to the fuel cell FC to each other.例文帳に追加

ブロアＢと燃料電池ＦＣとを結ぶ空気供給ラインＬ２からは、中途に開閉弁ＳＶを有すると共に先端部Ｌ７ｅがケーシング１１内で開放された分岐ラインＬ７が分岐されている。 - 特許庁

While the gate line Gj is activated, a transistor 402 is turned on by the positive pulse of a reset signal RS and a capacitor C1 and a liquid crystal C2 of a liquid crystal display cell Mij are discharged through a brain line Di.例文帳に追加

ゲート線Ｇ_jが活性化している期間において、リセット信号ＲＳの正パルスによりトランジスタ４０２はＯＮし、ドレイン線Ｄ_iを介して液晶表示セルＭ_ijのキャパシタＣ１と液晶Ｃ２とが放電される。 - 特許庁

Magnitude of voltage between a gate and a source of the selection MOS transistor of a memory cell connected to a selection word line is lowered than power source voltage by controlling voltage of a selection word line WL during read-out operation.例文帳に追加

読み出し動作時における選択ワード線ＷＬの電圧を制御することにより、選択ワード線に接続するメモリセルの選択ＭＯＳトランジスタのゲート・ソース間電圧の大きさを電源電圧よりも低くする。 - 特許庁

By reading out a copy of data stored in a memory cell accessed by a word line which has already been precharged, it is possible to satisfy the latency specification which does not tolerate a time required to precharge a second word line.例文帳に追加

既にプリチャージされたワードラインによってアクセスされたメモリセル上に格納されたデータのコピーを読み出すことにより、第２のワードラインをプリチャージするための時間を許容しないレイテンシ仕様を満たすことができる。 - 特許庁

To provide a non-volatile semiconductor memory such as a ferroelectric RAM or the like in which a potential of a floating line connected to a memory cell can be prevented from varying by an adjacent signal line during read/write operation.例文帳に追加

メモリセルに連結されたフローティングラインの電位がリード／ライト動作の間に隣接した信号ラインによって変化されることを防止できる強誘電体ＲＡＭなどの不揮発性メモリ装置を提供する。 - 特許庁