「Cell Line」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

In cracking a liquid crystal cell, etc., the inscribing of the scribing line and the irradiating of the heating beam for breaking are performed from the surface of the same direction of the glass plate.例文帳に追加

液晶セルなどを割断するときは、スクライブ線の刻設とブレーク用の加熱ビームの照射とをガラス板の同一方向の面から行なう。 - 特許庁

For example, this invention relates to transgenic mouse FO66 and a cell line that can express the human sca2 gene under the control of its self-promoter.例文帳に追加

具体的には、本発明はトランスジェニックマウスＦ０６６及びその自己プロモーターの制御下でヒトｓｃａ２遺伝子を発現することができるセルラインに関する。 - 特許庁

The time from the activation of a cell plate line signal (CP) to the activation of a sense amplifier signal (SA) is set longer at inspection time than at normal time.例文帳に追加

セルプレート線信号（ＣＰ）活性化からセンスアンプ信号（ＳＡ）活性化までの時間を、通常の動作時より検査時には長い時間に設定する。 - 特許庁

A memory cell is constituted of a MOS transistor having a floating gate 221b, a control gate 222a constituting a word line WL and an auxiliary gate 223a.例文帳に追加

メモリセルは、浮遊ゲート２２１ｂ、ワード線ＷＬを構成する制御ゲート２２２ａおよび補助ゲート２２３ａを有するＭＯＳトランジスタで構成される。 - 特許庁

To detect early abnormality occurrence when an abnormality such as oxygen (air) inflow into a hydrogen line in a fuel cell power generation system occurs.例文帳に追加

燃料電池発電システムの水素ラインに酸素（空気）が流入する等の異常が生じたときに、係る異常の発生を早期に検知できるようにする。 - 特許庁

PREPARATION OF ASCITES USING CELL LINE CAPABLE OF PRODUCING MONOCLONAL ANTIBODY AGAINST α SUBUNIT OF HUMAN CHORIONIC GONADOTROPIN AND ASCITES OBTAINED BY THE SAME例文帳に追加

ヒト絨毛性性腺刺激ホルモンのαサブユニットに対するモノクローナル抗体産生細胞株を用いる腹水作製方法、およびそれにより得られる腹水 - 特許庁

Also disclosed are natural and monoclonal antinuclear autoantibodies obtained from aged mammals and a hybridoma cell line producing the monoclonal antinuclear autoantibody.例文帳に追加

また、加齢した哺乳動物から得られる自然およびモノクローナル自己抗核抗体、並びにモノクローナル自己抗核抗体を産生するハイブリドーマ細胞系。 - 特許庁

To disclose an integrated circuit memory device having a first column memory cell electrically connected to a pair of first bit lines and a bit line precharge/selection circuit.例文帳に追加

一対の第１ビットラインとビットラインプリチャージ／選択回路に電気的に接続される第１カラムメモリセルを有する集積回路メモリ装置を開示する。 - 特許庁

A control section, when setting the threshold voltages of the reference cell transistors, sets the reference word line and the reference global bit lines to predetermined voltages.例文帳に追加

制御部は、リファレンスセルトランジスタの閾値電圧を設定するときに、リファレンスワード線およびリファレンスグローバルビット線をそれぞれ所定の電圧に設定する。 - 特許庁

The technology which compensates variation of threshold voltage of a memory cell in the array by applying a different bias condition to a selected bit line is disclosed.例文帳に追加

異なるバイアス条件を選択されたビット線に適用することによりアレイ内のメモリセルの閾値電圧のばらつき補償する技術を開示する。 - 特許庁

To provide an apparatus for efficiently recovering electrolytic copper slime produced in the electrolytic refining of copper through a transporting pipe line from an electrolytic cell.例文帳に追加

銅の電解精製において発生する銅電解スライムを、電解槽から流送配管を通して効率的に回収するための装置を提供する。 - 特許庁

Accordingly, the leak current from the replica bit line REPBL to the dummy cell 109B is suppressed, and the optimum start timing is provided to the sense amplifier circuit.例文帳に追加

これによりレプリカビット線ＲＥＰＢＬからダミーセル１０９Ｂへのリーク電流を抑え、最適な起動タイミングをセンスアンプ回路に提供できる。 - 特許庁

CELL LINE ESTABLISHED FROM Toll-LIKE RECEPTOR 3 TRANSGENIC MOUSE AND METHOD FOR SCREENING AGONIST OR ANTAGONIST OF Toll-LIKE RECEPTOR 3例文帳に追加

Ｔｏｌｌ様受容体３遺伝子導入マウスから樹立した細胞株並びにＴｏｌｌ様受容体３のアゴニスト又はアンタゴニストのスクリーニング方法。 - 特許庁

This method for determining a reproducing capacity of the arterivirus comprises the determination of an amino acid at a specific position of GP2a of PRRSV isolate I-1102 in green monkey cell line.例文帳に追加

ミドリザル細胞系における、ＰＲＲＳＶ単離物Ｉ−１１０２のＧＰ２ａの特定位置のアミノ酸を含むアルテリウイルスの複製能力決定方法。 - 特許庁

To provide a component of line system of a fuel cell improved in shielding effect to hydrocarbon, alcohol and hydrogen and including individual layers firmly adhered to each other.例文帳に追加

炭化水素、アルコール及び水素に対して遮断作用が改善され、かつ更に個々の層が相互に強固に付着している、燃料電池の導管系の部材 - 特許庁

This crosstalk noise resistant cell 10 is parallelly connected to a buffer BS outputting signals to a signal line to improve crosstalk noise resistance.例文帳に追加

クロストーク・ノイズ耐性セル１０を、クロストーク・ノイズ耐性を向上させようとする信号線に信号を出力しているバッファＢＳに対して並列に接続する。 - 特許庁

A memory cell array 1 is connected to word lines WL and a bit line BL and constituted so that a plurality of serially connected memory cells are arranged in matrix.例文帳に追加

メモリセルアレイ１は、ワード線ＷＬ、及びビット線ＢＬに接続され、直列接続された複数のメモリセルがマトリックス状に配置されて構成されている。 - 特許庁

This cell line originated from the human lymphatic vessel is endothelial cells collected by peeling them with irrigating collagenase liquid through the inner cavity of an extracted human lymphatic vessel.例文帳に追加

ヒトリンパ管由来細胞株は、摘出されたヒトリンパ管の内腔にコラゲナーゼ液を灌流することにより、剥離させて採取した内皮細胞である。 - 特許庁

To provide a semiconductor memory device which effectively prevents characteristic deterioration due to a pattern shift in gate formation while suppressing increase in cell area, and reduces resistance in a power voltage supply line.例文帳に追加

セル面積増大を抑制しつつゲート形成時のパターンずれによる特性低化を有効に防止し、さらに電源電圧供給線を低抵抗化する。 - 特許庁

To provide a semiconductor memory being characterized by that current consumption caused by a BL kicker circuit raising a potential of a bit line is reduced, at the time of reading out '1' data from a memory cell.例文帳に追加

“１”データのメモリセルからの読み出し時に、ビット線の電位を上昇させるＢＬキッカー回路による消費電流を削減することを特徴とする。 - 特許庁

Data of the memory cell 100 is read out from one side of the bit lines BIT to the global bit line RGBIT through the read-out part 103.例文帳に追加

メモリセル１００のデータは一方のビット線ＢＩＴから前記読み出し部１０３を介して読み出し用グローバルビット線ＲＧＢＩＴに読み出される。 - 特許庁

To conduct recovering work of cooling water and ventilation operation work in an air-line circuit in a fuel cell at the same time.例文帳に追加

燃料電池冷却用の冷却水の回収作業と、燃料電池内における空気系回路の換気運転作業を同時に行えるようにする。 - 特許庁

The devices 11a and 11b decide whether or not an ATM cell inputted from the ATM line to be capsulated to be transferrable by the IP line and whether or not IP packet data inputted from the IP line is capsulated data by a deciding means 13a.例文帳に追加

このネットワーク接続装置１１ａ、１１ｂは、判定手段１３ａにより、ATM回線から入力されたATMセルがIP回線によって転送可能とするためにカプセル化すべきデータか否かを判定し、IP回線から入力されたIPパケットデータがカプセル化されたデータか否かを判定する。 - 特許庁

A reset voltage supply line RS (RS12-RS34) supplies a potential substantially equal to the potential of the cell plate line (e.g. 1/2 VDD (power supply voltage) and a reset transistor QR (QR00-QR05) is connected between the reset voltage supply line RS and the ferroelectric capacitor C.例文帳に追加

セルプレート線ＰＬの電位（例えば（１／２）ＶＤＤ）にほぼ等しい電位を供給するリセット電圧供給線ＲＳが設けられており、リセット電圧供給線ＲＳと強誘電体キャパシタＣの第１の電極との間にリセットトランジスタＱＲ，ＱＲＳが介設されている。 - 特許庁

Thus, the influence of a short circuit of a word line and a bit line caused at one side of a memory array side is transmitted to the other side of the memory cell array side by controlling the operation timing of the bit line separation signal by an external signal, defective bit lines of the shared sense amplifier can be detected.例文帳に追加

このように、ビット線分離信号の動作タイミングを外部信号によって制御することにより、一方のメモリセルアレイ側で発生したワード線とビット線とのショートの影響が他方のメモリセルアレイ側にも伝わり、シェアードセンスアンプの両側のビット線不良を検出することが可能となる。 - 特許庁

A bit line corresponding to a selected memory cell is connected between write current control line of both sides of the corresponding memory block by turning on transistor switches 102, 103 in response to activation of a column selection line CSL shared between memory blocks, and a data write current flows.例文帳に追加

メモリブロック間で共有されるコラム選択線ＣＳＬの活性化に応答してトランジスタスイッチ１０２，１０３がオンすることによって、選択メモリセルに対応するビット線は、対応のメモリブロックの両側の書込電流制御線の間に接続されて、データ書込電流が流される。 - 特許庁

By installing the electromagnetic wave shielding layer, direct irradiation of electromagnetic waves to a word line, a plate line and a bit line in the memory cell region is precluded, so that change of storing state which is caused by the application of an unexpected electric field to the ferroelectric substance capacitor in the memory cells can be prevented.例文帳に追加

かかる電磁波シールド層を設けることにより、メモリセル領域内のワード線、プレート線、ビット線などに電磁波が直接照射されることはなくなり、従って、予期しない電界がメモリセル内の強誘電体キャパシタに印加されて記憶状態が変化するのを防止することができる。 - 特許庁

A transistor junction region and a metal line are connected using a metal plug instead of a bit line in a core/peripheral circuit region such that a bit line formed in the core/peripheral circuit region has a uniform pattern like a cell area.例文帳に追加

本発明は、コア/周辺回路領域でトランジスタの接合領域とメタルラインを、ビットラインを利用して連結せずメタルプラグを利用して連結することにより、コア/周辺回路領域に形成されるビットライン等もセル領域と同様に均一な形態のパターンを有することができるようにする。 - 特許庁

In a memory cell region RM, a magnetoresistive element 18 in a semiconductor magnetic storage apparatus is formed in an array shape in a mode that the magnetoresistive element is arranged at a part where a digit line 3 extending in one direction intersects a bit line 32 extending in the direction substantially orthogonal to the digit line 3.例文帳に追加

メモリセル領域ＲＭでは、半導体磁気記憶装置における磁気抵抗素子１８は、一方向に延在するディジット線３と、これと略直交する方向に延在するビット線３２とが交差する部分に配置される態様で、アレイ状に形成されている。 - 特許庁

The blood component sampling circuit 2 is equipped with a centrifuge 20, a first line 21 having a blood sampling needle 29, a second line 22, a third line 23, a plasma sampling bag 25, an air bag 27b, an intermediate bag 27a, a thrombocyte sampling bag 26, a white cell removing filter 261 and a bag 28.例文帳に追加

血液成分採取回路２は、遠心分離器２０、採血針２９を有する第１のライン２１、第２のライン２２、第３のライン２３、血漿採取バッグ２５、エアーバッグ２７ｂ、中間バッグ２７ａ、血小板採取バッグ２６、白血球除去フィルター２６１およびバッグ２８を備えている。 - 特許庁

A non-volatile memory 10 is constituted of plural flip-flop connected to each other end of each bit line other than a first register 11 consisting of plural flip-flop connected to each one end of each bit line 2 of a memory cell array 1, and is provided with a second register 12 for testing the discontinuity of each bit line 2.例文帳に追加

不揮発性メモリ１０は、メモリセル・アレイ１の各ビット線２の各一端と接続される複数のフリップ・フロップからなる第１レジスタ１１の他に、各ビット線２の各他端と接続される複数のフリップ・フロップからなり、各ビット線２の断線検査用の第２レジスタ１２を備えている。 - 特許庁

Also, the device has a common line path transistor PT connected between a bit line BL and a supply node of the prescribed voltage, and drive circuits 5, 10A, 12 driving the memory cell by controlling each of a BL voltage, a PL voltage, a prescribed voltage, and a voltage of a control node of the common line path transistor PT.例文帳に追加

ビット線ＢＬと所定電圧の供給ノード間に接続された共通線パストランジスタＰＴと、ＢＬ電圧、ＰＬ線電圧、所定電圧、および、共通線パストランジスタＰＴの制御ノードの電圧をそれぞれ制御して、メモリセルを駆動する駆動回路５,１０Ａ,１２と、を有する。 - 特許庁

An output side of a drain voltage generating circuit 40 is connected to one end of a drain power source line 12 of each memory cell array 10_i through a resistor 62 to apply the drain voltage MCD to this power source line, and further, a potential MCDS of other end of this drain power source line 12 is monitored by a charging circuit 50.例文帳に追加

ドレイン電圧発生回路４０の出力側を抵抗６２を介して各メモリセルアレイ１０_ｉのドレイン電源線１２の一端に接続してドレイン電圧ＭＣＤを与え、更にこのドレイン電源線１２の他端の電位ＭＣＤＳを充電回路５０で監視する。 - 特許庁

In an associative memory cell shown in figure 2, magnetoresistive elements TR101-TR104 are a TMR film used for a MRAM, and have a resistance value on accordance with a magnetizing direction by current magnetic fields of a pair of bit line (BL, /BL), an uncoincidence detecting line ML, and a reference current output line MSL.例文帳に追加

図２に示す連想メモリセルにおいて磁気抵抗素子ＴＲ１０１〜ＴＲ１０４はＭＲＡＭに用いられるＴＭＲ膜であり、ビット線対（ＢＬ，／ＢＬ）、不一致検出線ＭＬおよび基準電流出力線ＭＳＬの電流磁界による磁化方向に応じた抵抗値を有する。 - 特許庁

This ferroelectric memory device includes a memory cell having a switching transistor having a ferroelectric capacitor, a gate connected to a word line, a first current electrode connected to a bit line, and a second current electrode connected to a plate line through the ferroelectric capacitor.例文帳に追加

強誘電体メモリ装置は強誘電体キャパシタ、ワードラインに連結されるゲート、ビットラインに連結される第１電流電極、及び前記強誘電体キャパシタを通じてプレートラインに連結された第２電流電極を有するスイッチングトランジスタを有するメモリセルを含む。 - 特許庁

A semiconductor integrated circuit 100 is provided with a test mode setting circuit 5 detecting a test mode, a row decoder 7 and a word driver 8 controlling activation of a word line of a memory cell array 6, and a RXTM generating circuit 15 generating a word line driving signal for driving a word line.例文帳に追加

本発明に係る半導体集積回路１００は、テストモードを検知するテストモード設定回路５、メモリセルアレイ６のワード線の活性を制御するロウデコーダ７およびワードドライバ８、ならびにワード線を駆動するためのワード線駆動信号を発生するＲＸＴＭ発生回路１５を備える。 - 特許庁

When performing reading operation in which the bit lines of a memory cell array 100 are discharged by a bit line charge/discharge part 101, a counter performs counting of a count value representing a conducting period for a bit line potential to turn into a predetermined potential based on a result of the comparison by a comparator for comparing the bit line potential with a reference potential.例文帳に追加

ビット線充放電部１０１によりメモリセルアレイ１００のビット線の放電を行う読み出し動作時に、ビット線の電位と基準電位とを比較する比較器の比較結果に基づいて、カウンタは、ビット線の電位が所定の電位になる放電期間を表すカウント値を計数する。 - 特許庁

The blood component sampling circuit 2 is equipped with a centrifugal machine 20, a first line 21 with a blood sampling needle 29, a second line 22, a third line 23, the blood plasma sampling bag 25, an air bag 27b, an intermediate bag 27a, a blood platelet sampling bag 26, a white blood cell removing filter 261, and a bag 28.例文帳に追加

血液成分採取回路２は、遠心分離器２０、採血針２９を有する第１のライン２１、第２のライン２２、第３のライン２３、血漿採取バッグ２５、エアーバッグ２７ｂ、中間バッグ２７ａ、血小板採取バッグ２６、白血球除去フィルター２６１およびバッグ２８を備えている。 - 特許庁

The semiconductor device having the word line reset to a negative level when it is not selected is provided with the sequence circuit (23, 24, 26) that clamps the word line to a prescribed level until a prescribed power supply voltage applied to a memory cell connected to the word line reaches the prescribed level.例文帳に追加

非選択時に負電位にリセットされるワード線を有する半導体装置において、電源起動時、ワード線に接続されるメモリセルに供給する所定の電源電圧が所定の電位に達するまでは、ワード線を所定電位にクランプするシーケンス回路（２３、２４、２６）を具備する。 - 特許庁

When a memory cell unit connected to a word line WLi becomes an accessing target, on the basis of data read from a defect specifying unit 43_i connected to the word line WLi, a defective unit is specified from the data units of 64 columns connected to the word line WLi.例文帳に追加

ワード線ＷＬｉに接続されるメモリセルユニットがアクセス対象になると、該ワード線ＷＬｉに接続される欠陥特定ユニット４３＿ｉからの読み出しデータに基づいて、該ワード線ＷＬｉに接続される６４列のデータ用ユニットから欠陥ユニットが特定される。 - 特許庁

To obtain an offset adding circuit which can set an offset independent from the potential of a signal read out onto a bit line when a memory cell of a semiconductor memory is tested by adding an offset to the potential of a signal read out from the memory cell onto the bit line and monitoring the potential difference of the read out signal on the bit line.例文帳に追加

半導体メモリ装置のメモリセルの試験を行う場合に、当該メモリセルから読出されるビット線上の読出し信号電位に対してオフセットを付加して、読出し信号のビット線上の電位差を監視することで当該メモリセルの試験をする場合に、ビット線上に読出される読出し信号の電位に依存することのないオフセット量を設定することが可能なオフセット付加回路を得る。 - 特許庁

A word line driver 23 applies voltage VSS to a selection word line WL, and applies such voltage VUX' of voltage value that potential difference applied to the memory cell MC arranged at the crossing part of the selection-driven bit line BL and the dummy word line DummyWL is smaller than ON-voltage Von of a diode Di.例文帳に追加

ワード線ドライバ２３は、選択ワード線ＷＬに電圧ＶＳＳを印加するとともに、ダミーワード線ＤｕｍｍｙＷＬに、選択駆動されたビット線ＢＬとダミーワード線ＤｕｍｍｙＷＬとの交差部に配置されるメモリセルＭＣにかかる電位差がダイオードＤｉのオン電圧Ｖｏｎより小さくなるような電圧値の電圧ＶＵＸ’を印加する。 - 特許庁

A resistance variation memory includes: a first conductive line L2(i) extending to a first direction; a second conductive line L3(j) extending to a second direction intersecting with the first direction; and a cell unit CU2 comprising a memory element 17 and rectifying elements 13, 14, 15 connected in series between the first conductive line and the second conductive line.例文帳に追加

本発明の例に係わる抵抗変化メモリは、第一方向に延びる第一導電線Ｌ２（ｉ）と、第一方向に交差する第二方向に延びる第二導電線Ｌ３（ｊ）と、第一導電線と第二導電線との間に直列接続されるメモリ素子１７及び整流素子１３，１４，１５から構成されるセルユニットＣＵ２とを備える。 - 特許庁

This nonvolatile semiconductor memory 10 is provided with: a nonvolatile memory cell 11 for storing complementary data; a complementary bit line where a potential appears according to each complementary data during a reading operation; a sense amplifier circuit 13 for sensing the complementary data based on the potential of the complementary bit line; and a bit line charge circuit 16 connected to the complementary bit line.例文帳に追加

本発明に係る不揮発性半導体メモリ１０は、相補データを記憶する不揮発性メモリセル１１と、読み出し動作時に相補データのそれぞれに応じた電位が現れる相補ビット線と、相補ビット線の電位に基づいて相補データをセンスするセンスアンプ回路１３と、相補ビット線に接続されたビット線チャージ回路１６と、を備える。 - 特許庁

The memory blocks 2 are formed by laminating memory cell arrays MA including a plurality of bit lines BL, a plurality of word lines WL formed to cross the plurality of bit lines BL, and memory cells MC each arranged on a crossing point of the bit line and word line with one end connected to the bit line and the other end connected to the word line.例文帳に追加

メモリブロック２は、複数のビット線ＢＬ、複数のビット線ＢＬと交差するように形成された複数のワード線ＷＬ、ビット線ＢＬとワード線ＷＬとの各交差部に配置され、一端がビット線ＢＬに他端がワード線ＷＬにそれぞれ接続されたメモリセルＭＣを含むメモリセルアレイＭＡが積層されて構成されている。 - 特許庁