「Cell Line」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

In the corresponding line interface in the rooter device 701, the dummy cell is intentionally combined with unnecessary data accumulated inside, and then it is discarded through CRC (Cyclic Redundancy Check).例文帳に追加

ルータ装置７０１内の該当する回線インタフェース部内では、内部に滞留している不要データにダミーセルが意図的に結合させられ、ＣＲＣチェックにて破棄される。 - 特許庁

In a step S15, a fill cell is arranged nearby the arranged through hole and used to connect the shield wire to the power supply wire or GND line in a step S16.例文帳に追加

そしてステップＳ１５で、配置したスルーホール近辺にフィルセルを配置し、このフィルセルを用いてステップＳ１６で、シールド配線を電源配線またはＧＮＤ配線に接続する。 - 特許庁

Thus, it is made possible to read out a data from a memory cell 10 in the state in which the output node N2 of the flip-flop circuit is separated from the 2nd bit line BL_R.例文帳に追加

これにより、フリップフロップ回路の出力節点Ｎ２が第２ビット線ＢＬ＿Ｒから分離された状態でメモリセル１０からデータを読み出せるようにする。 - 特許庁

The cell line (NIAS-Bm-Ke17) has become clear that it can highly induce viral infection by adding a silkworm's heat-treated body fluid and conducting a low-temperature treatment.例文帳に追加

当該細胞株は、カイコ熱処理体液添加及び低温処理を行うことにより、ウイルス感染を強く誘導することが可能であることが明らかとなった。 - 特許庁

When determining that cell current Icell@Vform has not reached a compliance current Icomp, the steps S102 to S104 boost a forming voltage Vform and applies the same to a bit line BL.例文帳に追加

ステップＳ１０２〜Ｓ１０４は、セル電流Ｉｃｅｌｌ＠Ｖｆｏｒｍがコンプライアンス電流Ｉｃｏｍｐに達していないと判断すると、フォーミング電圧Ｖｆｏｒｍを上げて、ビット線ＢＬに印加する。 - 特許庁

In particular, one terminal (arvss) and an another terminal (vssm) of a potential control circuit in each of the SRAM modules are connected to a cell array (cell_array) and a local power line (vssm), respectively.例文帳に追加

具体的には、各ＳＲＡＭモジュールの電位制御回路の一方の端子ａｒｖｓｓと他方の端子ｖｓｓｍはセルアレーｃｅｌｌ＿ａｒｒａｙとローカル電源線ｖｓｓｍに接続される。 - 特許庁

To prevent delay of selection timing of a memory cell even if a redundant circuit is used by optimizing a decision path of a defective work line and shortening an access time.例文帳に追加

不良ワード線の判定経路を最適化してアクセス時間を短縮化することにより冗長回路を使用してもメモリセルの選択タイミングの遅延を防止する。 - 特許庁

To provide a rat periodontal membrane cell line applicable to developing medicaments useful for dental diseases and the like through studying the function and/or properties of cells existing in the periodontal membrane.例文帳に追加

歯根膜の存在する細胞の機能や性質を研究し、歯の疾患などに対する有用な薬物の開発に利用可能なラット歯根膜細胞株を提供する。 - 特許庁

Memory cell arrays 152, 172 store a plurality of pixel data of each pixel block of first and second rows being a searching range in the arrangement of the memory cells corresponding to each word line.例文帳に追加

メモリセルアレイ１５２，１７２には、各ワード線に対応したメモリセルの並びに、夫々探索範囲の第１、第２の行の各画素ブロックの複数の画素データを格納する。 - 特許庁

In the reset stage succeeding the activation stage, the ground voltage is applied to the scanning electrode line, and the activated liquid crystal cell is restored into an anti-ferrodielectric state.例文帳に追加

この活性化段階に連続するリセット段階では、走査電極ラインに接地電圧が印加されてアクティブになった液晶セルが反強誘電状態に復元される。 - 特許庁

In the data readout, the two cell units CU0, CU1 are connected in parallel between the bit line BL and ground voltage Vss for transmitting a readout reference voltage Vref.例文帳に追加

データ読出時において、２個のセルユニットＣＵ０，ＣＵ１が、読出参照電圧Ｖｒｅｆを伝達するためのビット線ＢＬと接地電圧Ｖｓｓとの間に並列に接続される。 - 特許庁

The floating of a source line potential is prevented, a memory cell current is accurately generated according to stored data, and data are read at a high speed.例文帳に追加

ソース線電位の浮き上がりを防止することができ、正確に記憶データに応じたメモリセル電流を生じさせることができ、高速でデータの読出を行うことができる。 - 特許庁

To provide a semiconductor device comprising a memory cell array having a hierarchical bit line configuration, which has a small circuit scale and can suppress an increase in a chip area and timing skew.例文帳に追加

ビット線構成が階層化されたメモリセルアレイにおいて、回路規模が小さくチップ面積の増加及びタイミングスキューを抑制可能な半導体装置を提供する。 - 特許庁

To provide a semiconductor memory in which increase of current consumption is suppressed, a word line of a memory cell array is boosted with a low cost, and destruction of a word can be prevented.例文帳に追加

消費電流の増加を抑え、低コストでメモリセルアレイのワード線を昇圧してワードの破壊を防止することができる半導体記憶装置を提供する。 - 特許庁

The leakage controlling circuit 14 prevents charge transfer between the charge storing circuit 18 and the bit line BL before data is read from the memory cell MC.例文帳に追加

リーク抑制回路１４により、メモリセルＭＣからのデータの読み出し前に、電荷蓄積回路１８とビット線ＢＬとの間で電荷が転送されることを防止できる。 - 特許庁

In reading out of fuse/anti-fuse, voltage Vb1h deciding a high potential of a bit line BL of a memory cell array 6 is used instead of internal voltage Vint being general hitherto.例文帳に追加

ヒューズ／アンチヒューズの読み出しにおいて、これまで一般的であった内部電圧Vintに代えて、メモリーセルアレイ６のビット線BLの高ポテンシャルを定める電圧Vb1hを用いる。 - 特許庁

To provide a redundant circuit being suitable for improving relieving efficiency and arranging efficiently a relieving circuit when a defect occurs in a row line of a main cell region.例文帳に追加

メインセル領域の行ラインに欠陥が発生した場合に救済効率を高め、救済回路を効率よくレイアウトするに適した冗長回路提供すること。 - 特許庁

The local sense amplifier is a single-ended sense amplifier including a single MOS transistor which detects a potential of the local bit line which varies when data of the memory cell is read and written.例文帳に追加

ローカルセンスアンプは、メモリセルのデータの読出・書込時に変動するローカルビット線の電位を検出する単一のＭＯＳトランジスタを含むシングルエンド型センスアンプである。 - 特許庁

Based on the cell information to be addressed, sustaining pulses for display discharge are controlled by unit of display electrode lines or by unit of line blocks including a plurality of the display electrode lines.例文帳に追加

アドレスされるセル情報に基づき、表示放電用のサステインパルスを表示電極ライン単位または該表示電極ラインを複数本含むラインブロック単位で制御する。 - 特許庁

To provide a semiconductor memory in which a capacitorless dynamic memory cell is included and it is not necessary to apply negative voltage to a bit line during data writing, and an operation method therefor.例文帳に追加

データ書き込み時にビットラインにネガティブ電圧を印加する必要のないキャパシタなしの動的メモリセルを具備した半導体メモリ装置及びその動作方法を提供する。 - 特許庁

To provide the so-called seamless rod-shaped member, wherein a uniform cell diameter is achieved as a whole, and a seam (joint) is not caused by the parting line of split molds.例文帳に追加

全体として均一な気泡径が達成され、分割金型のパーティングラインに起因するシーム（継目）を生ずることのない所謂シームレスの棒状体を提供する。 - 特許庁

To provide a nonvolatile memory array which can implement high cell density and higher operation speed caused by lower bit line resistance, and is hardly influenced by disturbance to a stored content at reading and writing.例文帳に追加

高セル密度化と、ビットラインの低抵抗化による高速化が両立し、読み出し、書き込み時の記憶内容への擾乱を受けにくい不揮発性メモリアレイを提供する。 - 特許庁

The three-dimensional cross-point type variable resistance memory array has a current detector 32, connected with a bit line to read memory bits of a memory cell 30 and is configured as a multi-layer memory array.例文帳に追加

３次元クロスポイント型可変抵抗メモリアレイは、メモリセル３０の記憶ビットを読み出すビット線と接続する電流検知器３２を備え、多層メモリアレイとして構成される。 - 特許庁

To provide a magnetothermo RAM cell suited to improve not only the selectivity of a single magnetic tunnel junction structure but also heating efficiency without using a digit line.例文帳に追加

デジットラインを使用せず、一つの磁気トンネル接合構造体の選択性は勿論、ヒーティング効率を向上させることに適した磁気熱ＲＡＭセルを提供する。 - 特許庁

Furthermore, the drain solenoid valve 26 is closed at the time of reverse-voltage cleaning, as a result, the stagnant water inside the electrolytic cell 12 is not flown out through the drain pipe line 24.例文帳に追加

また、逆電洗浄時には前記排水電磁弁２６が閉弁されることにより、電解槽１２内の滞留水が排水管路２４を介して流出することはない。 - 特許庁

A current flowing in the adjacent bit line 4 from a sense amplifier 12 through an adjacent memory cell can be reduced, and a current of the sense amplifier 12 is stabilized quickly.例文帳に追加

センスアンプ回路１２から隣接メモリセルを介して隣接するビット線ＢＬ４に流入する電流が低減でき、センスアンプ回路１２の電流が早く安定する。 - 特許庁

To provide a semiconductor memory device in which a read error is not caused even when the voltage of a cell source line is raised, and high speed sense operation can be performed.例文帳に追加

セルソース線の電圧が上昇してもメモリセルの読み出し誤りが発生することがなく、しかも高速センス動作が可能な半導体記憶装置を提供する。 - 特許庁

The memory system is equipped with a memory cell array 1, a bit line switch 4, first and second page buffers 2 and 3, a column switch 5, and an error correction circuit 11, and control circuits 7, and 10.例文帳に追加

記憶システムは、メモリセルアレイ１、ビット線スイッチ４、第１，第２のページバッファ２，３、カラムスイッチ５、エラー訂正回路１１及び制御回路７，１０を備えている。 - 特許庁

To provide a method for making a honeycomb structure with slits which makes an accurate and precise slit of the honeycomb structure and breaks only an objective cell line and which is suitable for mass production.例文帳に追加

目的のセル列のみを破断するという正確・精密なスリット穿設が可能であり、かつ、大量生産に適するスリット付きハニカム構造体の製造方法を提供する。 - 特許庁

The timing generation unit activates the sense amplifier enable signal when the first node connected to the ground line through the replica cell transistor changes from a high level to a low level.例文帳に追加

タイミング生成部は、レプリカセルトランジスタを介して接地線に接続される第１ノードが高レベルから低レベルに変化するときにセンスアンプイネーブル信号を活性化する。 - 特許庁

To provide a back junction solar cell which has a collecting electrode layer that is formed with a fine line width while suppressing damage to a semiconductor layer and a semiconductor substrate.例文帳に追加

半導体層及び半導体基板が受けるダメージを抑制しつつ、収集電極層を微細な線幅で形成できる裏面接合型の太陽電池を提供する。 - 特許庁

To acquire a black cell list managed by an E-UTAN by using a method in compliance with a function defined in 3GPP specification, at a radio line control station RNC.例文帳に追加

無線回線制御局ＲＮＣにおいて、３ＧＰＰ仕様で規定された機能に準拠した方法で、Ｅ-ＵＴＲＡＮによって管理されているブラックセルリストを取得する。 - 特許庁

The first to the M-th calling side devices 201_1 to 201M of the ATM cell transmission system 200 acquire bandwidth of corresponding xDSLs (digital subscriber line) 202_1 to 202M when respectively started.例文帳に追加

ＡＴＭセル伝送システム２００の第１〜第Ｍの発呼側装置２０１__1〜２０１_Mは、それぞれの立ち上がり時に、対応するｘＤＳＬ２０２_1〜２０２_Mの帯域幅を取得する。 - 特許庁

To provide a DRAM device having twist type bit line architecture in which a redundant row consisting of memory cells can be effectively used when a memory cell row has a defect.例文帳に追加

メモリセル行が欠陥を有する場合にメモリセルからなる冗長行を効果的に使用することが可能なツイスト型ビット線アーキテクチャを有するＤＲＡＭ装置を提供する。 - 特許庁

To provide a word line bootstrap circuit for realizing a high speed flash memory and a memory cell having excellent data holding capability.例文帳に追加

本発明は、高速のフラッシュメモリとデータ保存能力に優れたメモリセルを実現するためのワードラインブートストラップ回路を提供することを可能にすることを目的としている。 - 特許庁

The battery case 26 is formed in a square which is smaller than a vehicle body by at least one line of the cell, and disposed to the right of the battery storing portion 11.例文帳に追加

バッテリケース２６は、その横幅が車幅よりも少なくともセル一列相当分小さい四角形に形成され、そしてバッテリ収納部１１の右寄りに配置される。 - 特許庁

A load element 13 acting like a common load for each comparison section 2A of each pixel cell is connected between a signal line 9 and a power supply Vr with a prescribed potential.例文帳に追加

信号線９と所定電位の電源Ｖｒとの間に、各画素セルの各比較部２Ａのための共通の負荷となる負荷素子１３が接続されている。 - 特許庁

The M×N pieces of photodetection cells 10_1,_1-10M,N are arrayed two-dimensionally in M lines by N columns, and the photodetection cell 10_m,_n is positioned in the m-th line in the n-th column.例文帳に追加

Ｍ×Ｎ個の光検出セル１０_1,1〜１０_M,NはＭ行Ｎ列に２次元配列されており、光検出セル１０_m,__nは第ｍ行第ｎ列に位置している。 - 特許庁

To provide a method of manufacturing a semiconductor device having a charge storage layer separated in a channel direction and a word line extension direction to make a memory cell compact.例文帳に追加

メモリセルの小型化を図るため、チャネル方向及びワードライン延伸方向で分離した電荷蓄積層を有する半導体装置の製造方法を提供すること。 - 特許庁

The raw water supplied to the electrolytic water line is subjected to hardness removing treatment in the water softener 23 and the treated water receives the addition of saline water to be electrolyzed in the electrolytic cell 29.例文帳に追加

そして、電解水ラインに供給された原水は、軟水器２３において脱硬度処理が行われ、飽和塩水が添加された後、電解槽２９で電解される。 - 特許庁

To provide a semiconductor memory capable of efficiency relieving the defect of a memory cell unit including a plurality of cells accessed from a common bit line by a small number of circuits.例文帳に追加

共通のビット線からアクセスされる複数のセルを含んだメモリセルユニットの欠陥を、少ない回路で効率的に救済できる半導体記憶装置を提供する。 - 特許庁

Either one of outputs D among the outputs D latched by the latch circuits LT, LT, etc., becomes the feedback input signal O to the program cell 2 via a feedback line FBL.例文帳に追加

ラッチ回路ＬＴ，ＬＴ，…にラッチされた複数の出力Ｄのうちいずれかの出力Ｄが、帰還ラインＦＢＬを介して、プログラムセル２の帰還入力信号Ｏとなる。 - 特許庁

To provide a polymer electrolyte fuel cell system capable of remarkably reducing the frequency of maintenance by extending the service life of an ion exchanger installed in a cooling water line.例文帳に追加

冷却水ラインに設置されるイオン交換器の寿命を長くし、メンテナンスの頻度を大幅に低減することができる固体高分子形燃料電池システムを提供する。 - 特許庁

To test an exchange by using data different for every line or for every test cell in the exchange to perform exchange processing between plural lines.例文帳に追加

複数回線の間で交換処理を行う交換機において、回線毎あるいは試験セル毎に異なったデータを用いて交換機の試験を行うことを可能とする。 - 特許庁

A changeover switch 37 changes over selectively between two positions, whether the output of the fuel cell 36 is connected with the input of the converter 38 or connected with the bypass line 48.例文帳に追加

切換スイッチ３７は燃料電池３６の出力をＤＣ／ＤＣコンバータ３８の入力に接続するかバイパス線４８に接続するかを選択的に切り換える。 - 特許庁