「Cell Line」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

Two wordlines in the wordline 34 group are simultaneously selected on prescribed conditions by using column decoders 31 and 32, stored data of the selected memory cell 20 is read to the bit line 35 group and the bit line 36 group simultaneously.例文帳に追加

行デコーダ３１、３２などを用いて、ワード線３４群のうちの２つのワード線を所定の条件で同時に選択し、この選択されたメモリセル２０の格納データを、ビット線３５群とビット線３６群とに同時に読み出すようになっている。 - 特許庁

A local word line driver(LWD) 103 for driving a local word line WLr and a sense amplifier 10 including a sense end function are provided to column structure units 100-0 to 100-z which is divided by one or a plurality of memory cell arrays.例文帳に追加

１または複数のメモリセル列単位で分割されたカラム構成ユニット１００−０〜１００−ｚに、ローカルワード線ＷＬｒを駆動するローカルワード線ドライバ（ＬＷＤ）１０３と、センス終了機能を備えたセンスアンプ１０８と設ける。 - 特許庁

Since sources and drains of memory cells not selected in the same memory cell row are set to the same voltage level when a word line corresponding to the selected memory cells is activated, no charging/discharging current caused by charging/ discharging of each bit line is produced.例文帳に追加

これにより、選択メモリセルに対応するワード線が活性化された場合、同一メモリセル行の非選択メモリセルのソースおよびドレインは同一の電圧レベルに設定されるため各ビット線の充放電に伴う充放電電流が生成されない。 - 特許庁

The influence of the coupling noises on the local bit line LBLRe is prevented and leak of charge from a memory cell MC is prevented, and the global bit line GBLRe functions as a shield; thus operation margin can be increased and charge/discharge current can be reduced.例文帳に追加

よって、ローカルビット線ＬＢＬＲｅへのカップリングノイズの影響を抑制してメモリセルＭＣの電荷のリークを防止し、グローバルビット線ＧＢＬＲｅをシールドとして機能させ、動作マージンの向上と充放電電流の削減が可能となる。 - 特許庁

In a separated power supply cell X', the cathode of a first diode 15 is connected with a power supply line 6A, the cathode of a second diode 16 is connected with a power supply line 6B, and the anodes of first and second diodes 15 and 16 are connected in common.例文帳に追加

電源分離セルＸ´において、第１のダイオード１５のカソードを電源配線６Ａに接続し、第２のダイオード１６のカソードを電源配線６Ｂに接続し、第１及び第２のダイオード１５，１６の各アノードを共通接続する。 - 特許庁

When data writing to a memory cell MC0A is finished, a sense latch unit circuit 7A finishes applying 4. 5V voltage to a global bit line GBL0 and applying 0V then applies 2V voltage (write blocking voltage) to a global bit line GBL1.例文帳に追加

センスラッチ単位回路７ＡはメモリセルＭＣ０Ａへのデータの書込が終了すると、グローバルビット線ＧＢＬ０への４．５Ｖの電圧の印加を終了して０Ｖの電圧を印加し、グローバルビット線ＧＢＬ１に２Ｖの電圧（書込阻止電圧）を印加する。 - 特許庁

To properly read and write a data signal from/in remaining memory cells when a defective memory cell causing a short circuit exists across a row line and a column line, in an integrated memory provided with memory cells having a magnetic resistance memory effect.例文帳に追加

磁気抵抗メモリ効果をもつメモリセルを備えた集積メモリにおいて、行ラインと列ラインとの間で短絡を引き起こす欠陥メモリセルが存在するときに、残りのメモリセルにおけるデータ信号の適正な読み書きを十分可能にする。 - 特許庁

In a local interconnection type element having open bit line cell arrangement where a pattern interval of 1F is formed by an element having minimum line width of 1F, a hard mask is formed on each conductive layer and an insulation spacer is formed on the sidewall thereof.例文帳に追加

１Ｆの最小線幅を有する素子でパターン間隔を１Ｆに形成したオープンビットラインセル配列されたローカルインターコネクション方式の素子において、それぞれの導電層上にハードマスクを形成しその側壁に絶縁スペーサを形成する。 - 特許庁

In the ReRAM cell M, a first electrode 1, a first diode D1, a resistor R, a second diode D2, and a second electrode 2 are connected in series in this order in a direction from the bit line BL to the word line WL.例文帳に追加

そして、ＲｅＲＡＭセルＭは、第１電極１、第１ダイオードＤ１、抵抗素子Ｒ、第２ダイオードＤ２、第２電極２の順番に、ビット線ＢＬからワード線ＷＬ方向にそれらが直列的に接続されて形成されている。 - 特許庁

A gate electrode 7 (word line WL) for memory cell selection MISFET extends in the Y direction, on the principal surface of the semiconductor substrate with the same width and a distance between the adjacent gates electrodes (7) (word line WL) is shorter than the width.例文帳に追加

メモリセル選択用ＭＩＳＦＥＴのゲート電極７（ワード線ＷＬ）は、半導体基板の主面のＹ方向に沿って同一の幅で延在し、互いに隣接するゲート電極（７）（ワード線ＷＬ）同士の間隔は、前記幅よりも狭い。 - 特許庁

Bit line electric charges or a voltage is measured by comparing the bit line voltage and a series of reference voltages in a comparator type sense amplifier 130 and a reference voltage generator 140 employing the reading of electric charges from an FeRAM cell 110.例文帳に追加

比較器タイプのセンス増幅器１３０と基準電圧発生器１４０とが、ＦｅＲＡＭセル１１０からの電荷の読み出しを用いてビットライン電荷または電圧を、ビットライン電圧と一連の基準電圧とを比較することにより測定する。 - 特許庁

Reference potential precharge of a memory cell array 1 is performed by selecting a bit line BL by turning on a reference potential control transistor SDT in which a gate is connected to the reference potential control line SDAL connected to a control circuit 3.例文帳に追加

メモリセルアレイ１の参照電位プリチャージは、制御回路３に接続される参照電位制御線ＳＤＡＬにゲートが接続される参照電位制御トランジスタＳＤＴのオンすることにより、ビットラインＢＬが選択され、実行される。 - 特許庁

The reference potential precharge of a memory cell array 2 is performed by selecting the bit line BL by turning on a reference potential control transistor SDT in which a gate is connected to the reference potential control line SDBL connected to a control circuit 3.例文帳に追加

メモリセルアレイ２の参照電位プリチャージは、制御回路３に接続される参照電位制御線ＳＤＢＬにゲートが接続される参照電位制御トランジスタＳＤＴのオンすることにより、ビットラインＢＬが選択され、実行される。 - 特許庁

The second memory cell string includes a plurality of second word lines that cross the active region between a second ground selection line and a second string selection line and the same first arrangement interval is provided between adjoining lines in the plurality of the second word lines.例文帳に追加

第２メモリーセルストリングは、第２接地選択ライン及び第２ストリング選択ラインの間の活性領域を横切る複数の第２ワードラインを含み、同じ第１配置間隔が複数の第２ワードラインの中の隣り合うラインの間に提供される。 - 特許庁

To provide the method of manufacturing a semiconductor device in which a source/drain diffusion layer having a straight line portion which is equal to or below the limit of the resolution of lithography used as a memory cell array region and a connection portion which connects the straight line portion can be formed easily.例文帳に追加

メモリセルアレイ領域となるリソグラフィの解像限界以下の直線部と、その直線部を接続する接続部とを有するソース・ドレイン拡散層を簡易に形成することが可能な半導体装置の製造方法を提供する。 - 特許庁

Therefore, an output enable signal/VOE is defined as 'H' at the rising (t1) of a clock signal VCK, and writing the liquid crystal cell is made to start by keeping the gate line to 'L' which should intrinsically be 'H' and making the line to 'H' (t4) after an elapse of a prescribed time A.例文帳に追加

そこで、クロック信号ＶＣＫの立ち上がり（ｔ１）で出力イネーブル信号／ＶＯＥを“Ｈ”として、本来“Ｈ”になるはずのゲートラインを“Ｌ”にしたまま所定時間Ａが経過してから“Ｈ”として（ｔ４）液晶セルの書き込みを開始させる。 - 特許庁

This structure can reduce the resistance of the bit-line diffusion layer without increasing the area of the bit-line diffusion layer on a primary surface of a semiconductor substrate, thereby obtaining a semiconductor memory device having stable electrical characteristics without increasing the cell area.例文帳に追加

これにより、ビットライン拡散層の半導体基板主面上での面積を大きくせずにビットライン拡散層の抵抗を低くすることができ、セル面積を増大させることなく安定した電気的特性の半導体記憶装置が得られる。 - 特許庁

The nonvolatile semiconductor memory device 50 includes a memory cell 1, a precharge control circuit 2, a power source circuit 3 for antifuse element writing, a bit line driver DRBL, a word line driver DRWL, a multiplexer MUX1, and a multiplexer MUX2.例文帳に追加

不揮発性半導体記憶装置５０には、メモリセル１、プリチャージ制御回路２、アンチヒューズ素子書き込み用電源回路３、ビット線ドライバＤＲＢＬ、ワード線ドライバＤＲＷＬ、マルチプレクサＭＵＸ１、及びマルチプレクサＭＵＸ２が設けられる。 - 特許庁

The arithmetic and logic units 7-1 to 7-n calculate a row spare line or a column spare line used for substitution of row or column, in which a defective memory cell exists, by different systems from addresses of all defective memory cells and addresses of all row and column spare lines.例文帳に追加

演算回路７−１〜７−ｎは、全ての不良のメモリセルのアドレス，全ての行・列スペアラインのアドレスから、不良のメモリセルのある行または列の代わりとして使用する行スペアラインまたは列スペアラインを、それぞれ異なる方式で算出する。 - 特許庁

The first memory cell string including a plurality of first word lines that cross the active region between a first ground selection line and a first string selection line and a first arrangement interval is provided between adjoining lines in the plurality of the first word lines.例文帳に追加

第１メモリーセルストリングは、第１接地選択ライン及び第１ストリング選択ラインの間の活性領域を横切る複数の第１ワードラインを含み、複数の第１ワードラインの中の隣り合うラインの間に第１配置間隔が提供される。 - 特許庁

The semiconductor device 101 is provided with a plurality of read circuits RDCs which are provided in association with bit lines BL, each reading the storage data of a memory cell MC connected to the corresponding bit line BL and output them to a global read line GRIO.例文帳に追加

半導体装置１０１は、ビット線ＢＬに対応して設けられ、各々が、対応のビット線ＢＬに結合されたメモリセルＭＣの記憶データを読み出してグローバル読み出し線ＧＲＩＯへ出力する複数の読み出し回路ＲＤＣを備える。 - 特許庁

A drain of an electrically rewritable nonvolatile memory transistor MT, is connected to a bit line BL via a selection transistor ST0 and its source is connected to a common source line SS via a selection transistor ST1, and thus a memory cell unit is constructed.例文帳に追加

電気的書き換え可能な不揮発性メモリトランジスタＭＴのドレインが選択トランジスタＳＴ０を介してビット線ＢＬに接続され、ソースが選択トランジスタＳＴ１を介して共通ソース線ＳＳに接続されてメモリセルユニットが構成される。 - 特許庁

A cooling device (a fan 5 and a radiator 4) using the outside air is installed in a line L continuing from a hot water tank 3 to a heat exchanger 2, and an air line La introducing the air heated with cooling devices 4, 5 to an air electrode 1a of the fuel cell 1 is installed.例文帳に追加

貯湯タンク（３）から熱交換器（２）に至るライン（Ｌ１）に外気による冷却装置（ファン５とラジエータ４）を設け、その冷却装置（４、５）で加熱された空気を燃料電池（１）の空気極（１ａ）に導く空気ライン（Ｌａ）を設けている。 - 特許庁

The panel is provided with a first electroluminescence cell driving circuit which drives electroluminescence cells and which is arranged at the intersections of a first gate line and data lines, and a second electroluminescence cell driving circuit which drives electroluminescence cells and which is arranged at the intersection of the gate lines excluding the first gate line and the data lines.例文帳に追加

本発明に基づくエレクトロ・ルミネッセンス・パネルは、前記第１ゲートラインと前記データラインの交差部に設置されて前記エレクトロ・ルミネッセンス・セルを駆動するための第１エレクトロ・ルミネッセンス・セル駆動回路と、前記第１ゲートラインを除いたゲートラインとデータラインの交差部に設置されて前記エレクトロ・ルミネッセンス・セルを駆動するための第２エレクトロ・ルミネッセンス・セル駆動回路とを具備する。 - 特許庁

The plasma cell is line-at-a-time scanned by exciting plasma discharge by sequentially applying a selection pulse across a pair of discharge electrodes 6 allotted to each discharge channel 4 and coated with the transparent dielectric layer 5, while an image is displayed by applying an image signal to each signal electrode 11 of the display cell D in synchronization with the line-at-a-time scanning.例文帳に追加

各放電チャネル４に割り当てられ且つ透明な誘電体層５で被覆された一対の放電電極６間に順次選択パルスを印加してプラズマ放電を励起することでプラズマセルの線順次走査を行なう一方、線順次走査に同期して表示セルＤの各信号電極１１に画像信号を印加して画像表示を行なう。 - 特許庁

In this asymmetrical digital subscriber line(ADSL) down high- speed cell bus interface protocol, an ADSL bank control unit(ABCU) can transmit an ADSL cell packet to a plurality of ADSL line units in the down direction with a high rate down throughput by flexibly and efficiently assigning a bandwidth while reducing the error probability.例文帳に追加

非対称デジタル加入者回線（ＡＤＳＬ）下り方向高速セルバスインタフェースプロトコルでは、ＡＤＳＬセルパケットを、ＡＤＳＬバンク制御ユニット（ＡＢＣＵ）から複数のＡＤＳＬ回線ユニットへ、高レートの下り方向スループットで、柔軟的かつ効率的に帯域幅を割り振り、誤りの確率を減らして、下り方向に伝送することが可能となる。 - 特許庁

The nonvolatile semiconductor memory device is constituted of a memory sub-array with a memory cell unit, constituted of a series connection of a memory cell with one floating gate and one select transistor and a transistor, wherein the gate oxide film of a gate line driving transistor STD of a select transistor is thinner than a gate oxide film of a control gate line driving transistor CGD.例文帳に追加

１個の浮遊ゲートを持つメモリセルと１個のセレクトトランジスタとの直列接続から構成されるメモリセルユニットを有するメモリサブアレイと、セレクトトランジスタのゲート線駆動用トランジスタＳＴＤのゲート酸化膜厚の方が、コントロールゲート線駆動用トランジスタＣＧＤのゲート酸化膜厚よりも薄いトランジスタで構成される不揮発性半導体記憶装置である。 - 特許庁

As for a fuel cell cogeneration system constituted of a hot water tank 1 and a fuel cell 2, a circulation line 5 having a circulation pump 3 and a boiler 4 is connected to the hot water tank 1, and by circulating hot water in the hot water tank by this circulation line 5 by the circulation pump 3, the hot water in the hot water tank can be heated by the boiler 4.例文帳に追加

貯湯槽１と燃料電池２より構成された燃料電池コージェネレーションシステムにおいて、貯湯槽１には循環ポンプ３及びボイラー４を備えた循環ライン５を接続し、循環ポンプ３によってこの循環ライン５に貯湯槽内部の湯を循環させることにより、貯湯槽内部の湯をボイラー４にて加熱することができるように構成する。 - 特許庁

The solar battery installation structure comprises at least a support 102 and a solar battery cell 102; and the solar battery cell 101 is fixed onto the support 102 and has its electrically line portion exposed at least partially to environment, and the support 102 comes into only point or line contact with a ground surface 104.例文帳に追加

少なくとも支持体１０２と太陽電池セル１０１からなる太陽電池設置構造物において、前記太陽電池セル１０１は前記支持体１０２上に固定され、前記太陽電池セル１０１の活電部の少なくとも一部が環境に対して露出しており、前記支持体１０２は地面１０４に対して点又は線でのみ接触している。 - 特許庁

A first memory cell block 10a connected to one side of an input terminal of a sense amplifier SA0 through a main bit line MBL0 is composed of four memory cells Ma0-Ma3 which are connected in series to each other and connected respectively to word lines TWL0-TWL3, and a dummy cell DMa0 connected to a dummy word line TDWL0.例文帳に追加

センスアンプＳＡ０の一方の入力端子と主ビット線ＭＢＬ０を介して接続される第１のメモリセルブロック１０ａは、それぞれが直列に接続され且つワード線ＴＷＬ０〜ＴＷＬ３とそれぞれ接続される４つのメモリセルＭａ０〜Ｍａ３と、ダミーワード線ＴＤＷＬ０と接続されるダミーセルＤＭａ０とから構成される。 - 特許庁

A 1-bit self-aligned SONOS cell that improves homogeneity failure between odd and even number SONOS inter-cells stemmed from the differences of oxyniride film lengths caused by misalignment that occurs at the time of the word line etching of the self-aligned 1-bit SONOS cell, and its forming method are provided.例文帳に追加

１ビットＳＯＮＯＳセルのワードラインエッチング時に発生しうるミスアラインによる窒化膜長さの差のために発生する奇数／偶数ＳＯＮＯＳセル間の均一性不良が改善できる自己整列型１ビットＳＯＮＯＳセル及びその形成方法である。 - 特許庁

The rim cross section of a substrate cell is segmented into a first part where a cut line physically formed along the rim of the substrate cell is smoothened by a subsequent chemical polishing process and a second part that continues from the first part in the thickness direction to form a glass cut face.例文帳に追加

基板セルの周縁断面は、基板セルの周縁に沿って物理的に形成された切断線がその後の化学研磨処理によって滑面化された第１部と、第１部から板厚方向に連続してガラス割断面を形成する第２部とに区分される。 - 特許庁

A fuel cell system comprising: a fuel cell stack 1; a controller 2; a hydrogen flow path 3; an air flow path 4; and an air pressure regulator valve 10 disposed in an air drain line 4b in the air flow path 4.例文帳に追加

燃料電池１と、制御部２と、水素経路３と、空気経路４と、空気経路４のうちの空気排出経路４ｂに設けられた空気調圧弁１０とを備える燃料電池システムにおいて、制御部２に、電解質膜が乾燥傾向であるかを判定させる。 - 特許庁

The memory cell 1-2 and the word line WL0 are activated and data 1 is read out, after that, the data 0 of the memory cell 1-2 is read out, thus output data is varied from 1 to 0, a read-out test after burn-in including an access time of all bits can be performed as a result.例文帳に追加

メモリセル１−２も、ワード線ＷＬ０を立ち上げてデータ１を読み出してから、メモリセル１−２のデータ０を読み出すことにより、出力データが１から０に変化するため、全ビットのアクセスタイムを含むバーイン後の読み出しの検査をすることができる。 - 特許庁

To provided a method for producing succinic acid, which is characterized by culturing in anaerobic conditions the bacterial mutant cell line having the property of producing succinic acid at high concentration while producing little or no other organic acids, as compared to the prior wild-type cell lines of producing various organic acids.例文帳に追加

多様な有機酸を生産する従来の野生型菌株に比べて、他の有機酸をほとんど生成せず、高濃度でコハク酸を生成する特性を有している変異菌株を嫌気的な条件で培養することによるコハク酸の製造方法の提供。 - 特許庁

In the fuel cell device generating electric power by electrochemical reaction of fuel gas and oxidant gas, a water filling treating means as a means executing water filling treatment of a water line 74 for reforming, for example, which is a passage is installed in a control device of the fuel cell device.例文帳に追加

燃料ガスと酸化剤ガスとの電気化学的反応により発電を行う燃料電池装置において、流路である例えば改質用水ライン７４の水張りを処理実行する手段としての水張り処理手段を、装置の制御装置５５に設ける。 - 特許庁

Before the preliminary cell C3 is integrated into the on-line system 000, service processor firmware B1 copies the range register group initial value setting with respect to the virtual chip set A3 to the predetermined area of a memory 32 on the preliminary cell C3 as a register group initial value with respect to the chip set 33.例文帳に追加

サービス・プロセッサ・ファームウェアＢ１は、予備セルＣ３をオンライン・システム０００へ組み込む前に、仮想チップセットＡ３に対するレンジ・レジスタ群初期値をチップセット３３に対するレンジ・レジスタ群初期値として予備セルＣ３上のメモリ３２の所定領域へコピーする。 - 特許庁

A plurality of sense amplifiers (3, 4) are provided at a selection bit line, a remaining current (Irmn) corresponding to a current flowing in a memory cell and a reference current Iref being reference of threshold voltage of this memory cell are supplied to this sense amplifiers, and the current (Irmn) and the current Iref are sensed.例文帳に追加

選択ビット線に複数のセンスアンプ（３，４）を設け、このセンスアンプに対しメモリセルを流れる電流に対応する残存電流（Ｉｒｍｎ）とこのメモリセルのしきい値電圧の基準となる基準電流Ｉｒｅｆとを供給しこれらの電流をセンスする。 - 特許庁

A nonvolatile semiconductor memory device 10 includes a first region in which a memory cell transistor is disposed, a second region in which an electrode 21 for extracting a word line electrically connected to the memory cell transistor is disposed, and a third region in which peripheral transistors are disposed.例文帳に追加

不揮発性半導体記憶装置１０は、メモリセルトランジスタが配置される第１の領域と、メモリセルトランジスタに電気的に接続されたワード線を引き出す電極２１が配置される第２の領域と、周辺トランジスタが配置される第３の領域とを有する。 - 特許庁

The gas sensor control device 1 used for controlling a gas sensor including an NOx sensor element 10 including an oxygen concentration detection cell 12 and a second pumping cell 13, as control target cells, includes the circuit board connected to the gas sensor through a signal line.例文帳に追加

ガスセンサ制御装置１は、制御対象セルとしての酸素濃度検出セル１２、第２ポンピングセル１３を備えたＮＯｘセンサ素子１０を有するガスセンサの制御に用いられると共に、ガスセンサと信号線を介して接続される回路基板を備えている。 - 特許庁

A cell definition information generation processing part 11 generates format cell definition information 21 and overlay definition information 23 deciding column width and line height showing the arrangement of the items of business forms and overlay from format definition information 31 and overlay definition information 33.例文帳に追加

セル定義情報生成処理部１１は，フォーマット定義情報３１とオーバレイ定義情報３３から，それぞれ，帳票およびオーバレイの項目の配置を示す列幅および行高を定めるフォーマット・セル定義情報２１，オーバレイ・セル定義情報２３を生成する。 - 特許庁

Simultaneously, a distance z between the shielding matter and the line sensor is determined by using the hyperbolic second function sech(x) on the basis of the light receiving intensity of the light receiving cell in determining the edge position xo, and the difference Δx between a position of the light receiving cell and the edge position xo.例文帳に追加

同時にこのエッジ位置ｘｏを求めた際の受光セルの受光強度およびその位置と上記エッジ位置ｘｏとの差Δｘから前記ハイパボリックセカンド関数ｓｅｃｈ（ｘ）を用いて前記遮蔽物と前記ラインセンサとの間の距離ｚを求める。 - 特許庁

To supply a sufficient amount of light for a power generation of a solar cell, to make a dark purple color and a cross line of the solar cell invisible, to obtain a high-class appearance quality excellent in decorativeness and to realize a display board thinned down and improved in its design variation.例文帳に追加

ソーラーセルの発電に充分な光量を供給し、ソーラーセルの十字線や濃紫色が目に見えないようにするとともに、装飾性に優れて高級感のある外観品質を有し、表示板のデサインバリエーションの向上と薄型化を実現する。 - 特許庁

To provide an abnormality detecting method for a solid polymer fuel cell with low cost which can exactly detect the abnormality of a PEFC cell or a stack with high precision in the state of on-line, and pertinently diagnoses the abnormality depending on the result of the detection.例文帳に追加

オンラインで高精度かつ的確にＰＥＦＣセル又はスタックの異常を検知でき、その検知結果に基づいて発生した異常の診断を適切に行うことができる低コストの固体高分子型燃料電池の異常検知方法を提供する。 - 特許庁

A slit-like dummy pattern 7 is provided at the cell plate ends of a DRAM having a CUB(capacitor under bit line) structure with inner wall type cylinders, and the same material as that of stacked electrodes 8 is buried in the slit-like dummy pattern 7 as dam blocks for preventing the cylinder deformation at the cell plate ends.例文帳に追加

内壁型シリンダーを持つＣＵＢ（Ｃａｐａｃｉｔｏｒ ＵｎｄｅｒＢｉｔｌｉｎｅ）構造のＤＲＡＭのセルプレート端にスリット状のダミーパターン７を設け、このスリット状のダミーパターン７には、スタック電極８と同種の材質を埋め込んで、セルプレート端のシリンダー変形を防ぐ堤防としたことを特徴とする。 - 特許庁