「Cell Line」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

A charge/discharge-electricity monitor 6 with which the automatic guided vehicle is equipped, by detecting a cell voltage, a module voltage, a charge/discharge-electricity current, and a cell temperature, demands a charging to a run control equipment 2, when a charge capacity calculated in running gets to allowable minimum line set in running.例文帳に追加

無人搬送車が備える充放電モニタ６は、電池電圧、モジュール電圧、充放電電流及び電池温度を検出して、走行時に演算された充電容量が設定された走行時許容最低ラインになったとき走行制御装置２に充電要求する。 - 特許庁

The somatic stem cell line derived from rat thymus and capable of differentiative induction into bone, cartilage, muscle, myoid, thymus epithelium, neuroglial, fat, and hematopoietic cells and neurocytes is applicable to e.g. the researches of cell differentiation and tissue( organ ) reproduction and the basic researches of the reproduction medical treatment or the like.例文帳に追加

骨、軟骨、筋肉、筋様、胸腺上皮、神経膠、脂肪、造血系、及び神経系細胞に分化誘導可能なラットの胸腺由来の体性幹細胞株は、例えば、細胞分化や組織（臓器）再生の研究、再生医療等の基礎研究等に利用可能である。 - 特許庁

The collector electrode 12 comprises: a plurality of radial electrode lines 12a radially extended outward from a cell center; and a plurality of circular ring electrode lines 12b electrically connected with each radial electrode line 12a and arranged concentrically outward from the cell center.例文帳に追加

集電電極１２は、セル中心から放射状に外側に延びる複数の放射状電極線１２ａと、各放射状電極線１２ａと電気的に接続し、且つ、セル中心から同心状に外側に配置された複数の円形の環状電極線１２ｂとから構成されている。 - 特許庁

The 3-acylated flavan-3-ols exhibit cell proliferation inhibitory effects against a human uterine cancer cell line, and a 3-acylated catechin having a 12 or 14 C acyl group (except for galloyl group) and 3-acylated epicatechin having a 14 or 16C acyl group especially show potent inhibitory effects.例文帳に追加

３−アシル化フラバン−３−オール類は、ヒト子宮癌細胞株に対する細胞増殖抑制効果を示し，アシル基（ガロイル基は除く）の炭素数が１２、１４である３−アシル化カテキン、炭素数１４、１６である３−アシル化エピカテキンが特に強い抑制活性を示した。 - 特許庁

To provide a semiconductor memory device that can reduce a voltage noise caused at a potential of a plate which is a counter electrode of an information storage capacitor when data is read from a memory cell to a bit line or when data is written or re-written in the memory cell.例文帳に追加

メモリセルからビット線にデータを読み出す際、あるいはメモリセルにデータを書き込み・再書き込みする場合に、情報記憶用キャパシタの対向電極であるプレートの電位に発生する電圧ノイズを低減させることを可能とする半導体記憶装置を提供する。 - 特許庁

In the fuel cell 1 equipped with a cell 2 having an MEA 15 in which the electrolyte membrane is interposed between a pair of electrodes 15b and a pair of separators 16, 17 between which the MEA 15 is interposed, a cut line 30 permitting extension along the surface direction of the electrolyte membrane 5a is installed.例文帳に追加

電解質膜１５ａを一対の電極１５ｂで挟んだＭＥＡ１５と、ＭＥＡ１５を間に挟む一対のセパレータ１６，１７とを有するセル２を備える燃料電池１において、ＭＥＡ１５に、電解質膜１５ａの面方向に沿う伸長を許容する切れ目３０を設けた。 - 特許庁

The fuel cell system 1 returns a stored cooling liquid to a cooling liquid circulation line 20, when the temperature of a fuel cell stack 10 is raised to a first set temperature or higher set from the normal starting possible lowest temperature and the temperature of the cooling liquid.例文帳に追加

燃料電池システム１は、燃料電池スタック１０の温度が、通常起動可能最低温度と貯留された冷却液の温度とから設定される第１設定温度以上となった場合に、貯留された冷却液を冷却液循環系２０に戻すこととしている。 - 特許庁

To enable correction using an error correction circuit, by making prevention of only single memory cell information being in error, without making a plurality of memory cell information an error simultaneously, when one word line is defective, in a ferroelectric memory device form which data of a plurality of memory cells are outputted in parallel.例文帳に追加

複数のメモリセルのデータが並列出力される強誘電体メモリ装置において、１本のワード線が故障した場合に、複数のメモリセル情報が同時に誤りになることはなく、単一のメモリセル情報のみが誤りとなり、誤り訂正回路による訂正を可能にする。 - 特許庁

To provide a method for fabricating a flash memory device, to decrease a cell size by forming a control gate within a minimum line width permitted in the fabrication process of a semiconductor memory device, and to efficiently obtain the operation characteristics of the device even in case of the decrease of the cell size.例文帳に追加

半導体メモリ素子の製造工程で許容される最小の線幅の内側の領域にコントロールゲートを形成して、セルサイズを縮小することが可能であると共に、セルサイズの縮小時にも素子の動作特性が効率的に確保されるようにしたフラッシュメモリ素子の製造方法の提供。 - 特許庁

The in-line gas analyzer comprises a gas cell equivalent section 1A that is formed in piping 1 in which gas G flows and enables the multiple reflection of light 10; a light source section 7 that is provided near the gas cell equivalent section 1A for adjusting a focusing position; and a detector section 11 for detecting a plurality of wavelengths.例文帳に追加

ガスＧが流れる配管１内に形成され、光１０の多重反射が可能なガスセル相当部１Ａと、前記ガスセル相当部１Ａの近傍に設けられ、焦点位置の調整が可能な光源部７および複数の波長を検出する検出器部１１からなる。 - 特許庁

The ATM switch 10 realizes two connections consisting of a P-P connection where an ATM cell can be sent/received between two lines and of a P-MP connection where an ATM cell received from a line is copied by the required number and outputted to a plurality of lines.例文帳に追加

ＡＴＭ交換装置１０では、２回線間で相互にＡＴＭセルを送受信する事が可能なＰ−Ｐコネクションと、ある回線から入力されたＡＴＭセルを、必要な分だけコピーして複数の回線に出力することが可能なＰ−ＭＰコネクションの２つのコネクションを実現する。 - 特許庁

A stage 2 where the integrated thin film solar cell 5 is mounted is provided inside a dark box 1, and a linear structure light source 4 which is capable of irradiating the integrated thin film solar cell 5 in a line is provided on the stage 2 so as to be moved in steps by a step drive 3.例文帳に追加

暗ボックス１内には、集積型薄膜太陽電池５が載置されるステージ２が設置されており、ステージ２上には、集積型薄膜太陽電池５上をライン状に照射することのできるライン構造光源４が、ステップ駆動部３によりステップ移動できるように設置されている。 - 特許庁

A delay line unit is provided with first to N-th (N is a natural number) unit delay cells each receiving an output of a pre-stage cell, delaying it by a prescribed time, and outputting the delayed value, and an internal clock signal is given to an input of the first unit delay cell.例文帳に追加

遅延ライン部は、各々前段の出力を受信して一定時間遅延させ、前記遅延された値を出力する第１乃至第Ｎ（Ｎは自然数）の単位遅延セルを備える遅延ライン部であって、前記第１の単位遅延セルの入力として内部クロック信号が入力される。 - 特許庁

A switching circuit 7 is provided between a row decoder 6 and a memory cell array 1 and a decision can be made whether a fault detected through test is present in a row decoder or a memory cell array by switching a word line 3 selected by the row decoder 6.例文帳に追加

行デコーダーとメモリセルアレイとの間に切り替え回路を設け、行デコーダで選択されたワード線の切り替えを行うことにより、テストにおいて検出された行選択線不良の故障箇所の範囲が行デコーダなのか、又はメモリセルアレイの内部であるのかを特定することができる。 - 特許庁

The exceedingly excellent to HHV-6 detection system in efficient and rapid amplification of to HHV-6 and combination with the human T cell Molt3 induced cell line is established by setting a primer for PCR in a specific region in U69 of HHV-6.例文帳に追加

さらに、ＰＣＲ用のプライマーをＨＨＶ−６のＵ６９内の特定の領域に設定することにより、ＨＨＶ−６を効率よく迅速に増幅させ、ヒトＴ細胞Ｍｏｌｔ３誘導細胞株との組合せにおいて、非常に優れたＨＨＶ−６の検出系の確立が可能となる。 - 特許庁

Word lines WL are arranged so that gates of unit cells corresponding to cell blocks arranged in the y direction are connected commonly, and bit lines BL, BBL to which first terminals A of a plurality of cell blocks arranged across the word line WL in the x direction are commonly connected are arranged.例文帳に追加

ｙ方向に並ぶセルブロックの対応するユニットセルのゲートを共通接続するように、ワード線ＷＬが配設され、ワード線ＷＬと交差して、ｘ方向に並ぶ複数のセルブロックの第１の端子Ａが共通接続されるビット線ＢＬ，ＢＢＬが配設される。 - 特許庁

A plasma display panel having a screen where a plurality of display pixels capable of emitting light of mixed colors of R, G, and B is such that the plurality of display pixels are each a set of four cells arrayed in a line, i.e. two G light emitting cells, one R light emitting cell, and one B light emitting cell.例文帳に追加

ＲＧＢの混色発光が可能な複数の表示画素がマトリクス配列された画面をもつプラズマディスプレイパネルにおいて、複数の表示画素のそれぞれを一列に並ぶ４個のセルの組とし、２個のＧ発光セルと１個のＲ発光セルと１個のＢ発光セルとで構成する。 - 特許庁

Furthermore, the high-temperature type fuel cell system has further the water supply equipment for emergency shutdown time, a vaporizer which vaporizes water supplied from the water supply equipment for emergency shutdown time, and a line to supply steam obtained from the vaporizer to the reformer and the anode chamber of the high-temperature type fuel cell.例文帳に追加

上記高温型燃料電池システムであって、緊急停止時用水供給設備と、緊急停止時用水供給設備から供給した水を気化させる気化器と、気化器から得られたスチームを改質器および高温型燃料電池のアノード室に供給するラインとをさらに有する。 - 特許庁

Thereby, even if the width of the discharge gap is geometrically equivalent to that of the non-discharge gap, the erroneous discharge between the cell and an adjacent cell positioned on an adjacent line is prevented from easily occurring by setting a discharge starting voltage on the discharge gap side lower than that of the non-discharge gap side.例文帳に追加

これにより、幾何学的には放電間隙と非放電間隙とが同様の幅であっても、放電間隙側の放電開始電圧を非放電間隙側の放電開始電圧よりも下げることで、隣接するライン上に位置する隣接セルとの誤放電を生じ難くされる。 - 特許庁

Therefore, in the case where the supporting rail is connected with a cathode of the solar cell panel, it not only supports the solar cell panel but works as a transmission line, thereby simplifying a device and eliminating an electric wire for the supporting rail.例文帳に追加

そのため、太陽電池パネルの−極を支持レールに接続することで、支持レールが太陽電池パネルの支持という本来の役割の他、送電線を兼ねることとなり、部材の兼用化を図ることで装置の簡素化を図ることができ、また、支持レールの分の電線を省略することができる。 - 特許庁

To provide a somatic stem cell line making a differentiative induction into many kinds of diversified cells, to provide a somatic stem cell clone, to provide a method of differentiative induction making use of these stem cells, to provide a biomaterial obtained by the method, and to provide an animal individual.例文帳に追加

多種多様な細胞に分化誘導する体性幹細胞株（ｃｅｌｌ ｌｉｎｅ）、及び体性幹細胞クローン（ｃｅｌｌ ｃｌｏｎｅ）、並びにこれらの幹細胞を利用した分化誘導方法、さらに、該分化誘導方法により得られた生物材料、並びに動物個体を提供する。 - 特許庁

The CAD device couples the cells when the plurality of cells corresponds to the single rectangular area, or allocates or likely the cell when the plurality of character data is set in the single cell, and the ruled line is regulated therein to bring the table data into a proper form.例文帳に追加

また、ＣＡＤ装置は、単一の矩形領域に複数のセルが対応する場合にセルを結合したり、あるいは、単一のセルに複数の文字データが設定されている場合にセルを分割したり等して、表データが適切な形態になるように罫線を調節する。 - 特許庁

Fixed voltage is applied by a drive circuit 16 and a column selecting circuit 18 between one end and the other end of a current path formed by the plurality of cell transistors connected in series in the memory cell block in a period in which the plurality of word lines are selected sequentially by the word line selecting circuit 15.例文帳に追加

ワード線選択回路１５により複数のワード線が順次選択されている期間、メモリセルブロック内の複数個直列に接続されたセルトランジスタが形成する電流通路の一端と他端との間に、駆動回路１６及びカラム選択回路１８により一定電圧が印加される。 - 特許庁

To provide a semiconductor memory having a row repair circuit in which a plurality of redundant word liens are arranged in a plurality of cell array blocks by the prescribed number of pieces respectively in the same way, and repair efficiency is improved by enabling to repair a defective word line for any cell array block.例文帳に追加

複数個のリダンダントワードラインを、複数のセルアレイブロックにそれぞれ所定個数ずつ同様に配置し、どのセルアレイブロックであっても欠陥のあるワードラインをリペア可能とすることによりリペア効率を向上させるようにした、ローリペア回路を有する半導体メモリ装置を提供すること。 - 特許庁

An image at the terminal part of a liquid crystal cell substrate 1 is picked up by a line sensor camera 7 installed at the upper part of the liquid crystal cell substrate, the state of the cut terminal part is discriminated by a discrimination part, and the number of rotations of a grindstone 6 and the speed of an adsorption stage 4 are controlled into optimum conditions by a control part.例文帳に追加

液晶セル基板の上部に設置されたラインセンサーカメラ７にて液晶セル基板１の端部を撮像し、判定部９にて切断端部の状態を判定し、最適条件となるよう制御部１０にて砥石６の回転数及び吸着ステージ４の速度が制御される。 - 特許庁

When no circulation of the fuel gas caused by no re-supply to the fuel cell 5 by the occurrence of abnormality in the circulation line circulating by resupplying fuel gas exhausted from the fuel cell 5 to the fuel cell 5 through circulation piping 6 is detected with a control means, the fuel gas exhausted from the fuel cell 5 is exhausted to the outside of the circulation piping 6 with a hydrogen exhausting valve 7.例文帳に追加

燃料電池５から排出された燃料ガスを、循環用配管６を介して燃料電池５へ再度供給して循環させる循環系に異常が発生して、燃料ガスが燃料電池５に再度供給されず循環しないことを制御手段で検出した場合には、水素排出弁７により燃料電池５から排出された燃料ガスを循環用配管６外に排出するように構成される。 - 特許庁

The semiconductor memory device is provided with a memory cell array MA in which memory cells MC in which diodes Di and variable resistance elements VR are connected in series respectively are arranged at cross parts of a plurality of bit lines BL and a plurality of word lines, and a control circuit for driving selectively the bit line Bl and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとが直列接続されたメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線の交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

In a write current control part 9 provided to a flash memory 1, the current flowing in the memory cell S when writing is detected by a write current detection circuit 11, and a word line voltage control circuit 12 controls the word line voltage, on the basis of the detection result.例文帳に追加

フラッシュメモリ１に設けられた書き込み電流制御部９において、書き込み電流検出回路１１により、書き込み時にメモリセルＳに流れる電流を検出し、その検出結果に基づいてワード線電圧制御回路１２がワード線電圧を制御する。 - 特許庁

A potential of a bit line is detected by bit line potential detecting circuits 21, 22 having different detection levels, a volatile cell is specified by comparing the outputs by a latch set circuit 26, the compared result is set to a latch circuit 23, and write-in operation is performed by a page program method.例文帳に追加

ビット線の電位を、異なる検知レベルを有するビット線電位検知回路２１、２２で検知し、ラッチセット回路２６により、その出力を比較することで揮発セルの特定を行ない、比較した結果をラッチ回路２３にセットし、ページプログラム手法により書き込み動作を行なう。 - 特許庁

To provide cell design program and apparatus for arranging radio stations on a railroad line in an optimum state so as to consider that interference quantity to be varied in accordance with the number of terminals to be stored in each radio base station and satisfy the line quality of a terminal in a train with a required value.例文帳に追加

各無線基地局が収容する端末数に応じて変動する干渉量を考慮すると共に、電車内の端末に対する回線品質が所望値を満たすように、鉄道線路に無線基地局を最適配置するためのセル設計プログラム及び装置を提供する。 - 特許庁

In the write dummy bit, one of levels is inputted to the first dummy line by a drive MOSFET corresponding to a write signal input for the static type memory cell, signal change of the second dummy line pre-charged to the other level is sensed and output.例文帳に追加

上記書き込みダミービットは、上記スタティック型メモリセルへの書き込み信号入力に対応して駆動ＭＯＳＦＥＴにより一方のレベルが上記第１ダミー線に入力され、他方のレベルにプリチャージされた上記第２ダミー線の信号変化をセンスして出力させる。 - 特許庁

The semiconductor integrated circuit device has first and second power supply cells corresponding to first and second power supply pads which supply first and second power supply voltages, an I/O cell corresponding to a first signal pad, a first power supply line which supplies a first power supply voltage, and a second power supply line which supplies a second power supply voltage.例文帳に追加

第１、第２電源電圧を供給する第１、第２電源パッドに対応した第１、第２電源セル、第１信号パッドに対応した入出力セル、第１電源電圧を供給する第１電源線、第２電源電圧を供給する第２電源線を有する。 - 特許庁

With this configuration, the line width of the power source can be sufficiently obtained while suppressing a power source wiring region to be small, and the power source lines 100, 102 can be connected from the power source trunk line irrespective of a space on the cell array, and thus, an LSI can be made to have a small area and high speed.例文帳に追加

これにより、電源配線領域を小さく抑えつつ電源線幅を十分に得ることができ、かつ電源幹線から基板電位供給電源線１００，１０２へセル列上の場所によらず接続できるため、ＬＳＩを小面積化、高速化できる。 - 特許庁

Since the voltage of the bit line BL [i+1] connected to the source of a twin memory cell 100 [i] is made nearly 0 V (almost several tens to hundreds mV), the influence of the back gate of a bit line selection transistor 217B is small, and its gate voltage BS1 is set to power source voltage Vdd (1.5 V).例文帳に追加

ツインメモリセル１００［ｉ］のソースに接続されたビット線ＢＬ［ｉ＋１］の電圧は０Ｖに近い電圧（数十〜百ｍＶ程度）となるため、ビット線選択トランジスタ２１７Ｂのバックゲートの影響は少ないので、そのゲート電圧ＢＳ１を電源電圧Ｖｄｄ（１．５Ｖ）に設定した。 - 特許庁

The number of memory cells connected to a bit line can be decreased by reversing and outputting logic of the stored data in a bit line and in a row block unit, even if an off-leak current of the memory cell is increased, an off-leak current is decreased and the storage capacity can be made larger.例文帳に追加

ビット線かつロウブロック単位で記憶データの論理を反転出力させることで、ビット線に接続されるメモリセルの数を少なくすることが可能となり、メモリセル単体のオフリーク電流が増加してもビット線のオフリーク電流を少なくし、記憶容量の大規模化が容易に実現可能となる。 - 特許庁

This semiconductor memory device is constructed in such a manner that a memory cell array formed by arraying a plurality of memory cells is divided into a plurality of groups 1a and 1b along at least one of a bit line direction and a word line direction, and individual source lines SL (a) and SL (b) are commonly connected for each group.例文帳に追加

半導体記憶装置において、複数のメモリセルを配列して成るメモリセルアレイは、ビットライン方向、またはワードライン方向の少なくとも一方に沿って複数のグループ１ａ、１ｂに分割されており、各グループ毎に個別のソースラインＳＬ（ａ）、ＳＬ（ｂ）が共通接続されている。 - 特許庁

To provide a junction region of a semiconductor memory element capable of reducing program disturbance characteristics and its forming method by forming a double junction region on a semiconductor substrate between a select line and a word line in a cell region using impurities with different masses.例文帳に追加

本発明は、セル領域のセレクトライン及びワードライン間の半導体基板に質量が互いに異なる不純物を用いてダブル接合領域を形成することにより、プログラムディスターバンス特性を減少させることができる半導体メモリ素子の接合領域及びその形成方法を提供する。 - 特許庁

Before any information is written in the antifuse element ANTFUSE1 of the memory cell 1, the antifuse element ANTFUSE1 is set in a precharge state by the precharge control circuit 2, the bit line driver DRBL, the word line driver DRWL, the multiplexer MUX1, and the multiplexer MUX2.例文帳に追加

メモリセル１のアンチヒューズ素子ＡＮＴＦＵＳＥ１に情報を書き込む前に、プリチャージ制御回路２、ビット線ドライバＤＲＢＬ、ワード線ドライバＤＲＷＬ、マルチプレクサＭＵＸ１、及びマルチプレクサＭＵＸ２により、アンチヒューズ素子ＡＮＴＦＵＳＥ１がプリチャージ状態に設定される。 - 特許庁

The stabilization discriminator 40 is used in a laser frequency stabilizer which stabilizes the oscillation frequency of laser light to a specific saturated absorption line by varying the cavity length based on the saturated absorption line contained in the optical output signal obtained by irradiating an absorption cell with laser light.例文帳に追加

安定化判別器４０は、レーザ光を吸収セルに照射して得られる光出力信号に含まれる飽和吸収線に基づき共振器長を変化させてレーザ光の発振周波数を特定の飽和吸収線に安定化させるレーザ周波数安定化装置に用いられる。 - 特許庁

Destruction of data of a memory cell 2 caused by transient generated at the time of switching of the switch 10 is prevented by controlling so that a word line switch 11 is made a continuity state and fixing a potential of the word line WL before the peripheral circuit power source switch is switched.例文帳に追加

周辺回路電源スイッチ１０が切り換わる前に、ワード線スイッチ１１を導通状態になるように制御してワード線ＷＬの電位を固定することにより、スイッチ１０の切り換わり時に発生する過渡電流に起因するメモリセル２のデータの破壊を防止する。 - 特許庁

The semiconductor cell comprises a NAND circuit 5 having a combination of MOS transistors each having a low threshold voltage, and the switch unit 13 having a combination of MOS transistors each having a high threshold voltage and interposed between the NAND circuit 5 and a power source V_dd line, a reference power source V_ss line.例文帳に追加

閾値電圧の低いＭＯＳトランジスタの組み合わせで構成したＮＡＮＤ回路５と、ＮＡＮＤ回路５と電源Ｖｄｄ線および基準電源Ｖｓｓ線の間に介在する閾値電圧の高いＭＯＳトランジスタの組み合わせで構成したスイッチ部１３を分離して配置する。 - 特許庁

An erase voltage Vers (-8 V) is applied to a dummy main bit line DMBL0 of a dummy cell array region 20 via an erase voltage supply transistor 2, and a negative voltage (-8 V) is applied to the drains of dummy cells DCELL0, DCELL0,... and sources of dummy cells DCELL1, DCELL1,... in the BLOCKn through the dummy sub-bit line DSBL.例文帳に追加

ダミーセルアレイ領域２０のダミーメインビット線ＤＭＢＬ０に消去電圧供給トランジスタ２を介して消去電圧Ｖｅｒｓ（−８Ｖ）を印加して、ダミーサブビット線ＤＳＢＬを通じてＢＬＯＣＫｎ内のダミーセルＤＣＥＬＬ０，ＤＣＥＬＬ０・・・のドレイン及びダミーセルＤＣＥＬＬ１，ＤＣＥＬＬ１・・・のソースに負電圧（−８Ｖ）を印加する。 - 特許庁

The common line control means 22 applies a voltage at reading a data, to the common line, which is higher than the gate application voltage of a selection memory transistor and lower than a threshold voltage Vth (W) in its writing state, so that a bypass transistor in a non- selection cell in a selection NAND array is conductive.例文帳に追加

共通線制御手段２２は、データ読み出し時に選択メモリトランジスタのゲート印加電圧より高く、その書き込み状態のしきい値電圧Ｖth(W) より低い電圧を共通線に印加して、選択ＮＡＮＤ列の非選択セル内のバイパストランジスタを導通にする。 - 特許庁

Raw water supplied to a raw water supply pipe 11 is distributed by predetermined quantity to be supplied not only to a diluting water line going toward a diluting water supply pipe 15 from a raw water branch part 13 but also to an electrolytic water line going toward a water softener 23 and an electrolytic cell 29 from a water softener supply pipe 17.例文帳に追加

原水供給管１１に供給された原水は、原水分岐部１３で希釈水供給管１５に向かう希釈水ラインと、軟水器供給管１７から軟水器２３、電解槽２９に向かう電解水ラインとに所定水量ずつ分配供給される。 - 特許庁

A memory cell has an insulating film 13 formed over the entire surface on an interlayer insulating film 4 including a bit line portion BL1, and also has, on the insulating film 13, a high-magnetic-permeability film 14 formed in a region corresponding to a formation position of the bit line portion BL1 and a high-magnetic-permeability film 12.例文帳に追加

メモリセルにおいて、ビット線部ＢＬ１を含む層間絶縁膜４上の全面に絶縁膜１３が形成され、絶縁膜１３上に、平面視してビット線部ＢＬ１及び高透磁率膜１２の形成位置に対応する領域に高透磁率膜１４が形成される。 - 特許庁