「Cell Line」に関連した英語例文の一覧と使い方(47ページ目) - Weblio英語例文検索

To provide a technology for controlling the presence of laser oscillation oscillating from a liquid crystal cell by applying any external stimulus other than temperature or pressure to a cholesteric liquid crystal, and changing the array status of liquid crystal molecules in a liquid crystal cell, and to provide a laser oscillation technology for applying a sharp spectrum whose spectral line width is small.例文帳に追加

コレステリック液晶に、温度や圧力以外の外部刺激を与えて、液晶セル中の液晶分子の配列状態を変化させ、液晶セルから発振されるレーザー発振の有無を制御する技術を提供すること、スペクトル線幅の小さいシャープなスペクトルを与えるレーザー発振技術を提供すること。 - 特許庁

In the nonvolatile semiconductor memory having a plurality of memory cells sharing word lines and sharing bit lines with adjacent memory cells, a plurality of memory cells connected to the same word line are written from one end cell to another end cell in this order.例文帳に追加

ワード線を共有し、かつビット線を隣接するメモリセルにて共有する複数のメモリセルを有する不揮発性半導体メモリ装置に対して、同一ワードラインに接続される複数のメモリセルのうち、一方端のメモリセルから他方端のメモリセルへ順番に書き込みを行う不揮発性メモリ装置の書き込み方法。 - 特許庁

To provide a series charge/discharge system in which, when operation to cut off a cell from a charge/discharge line is performed, a discharge state is prevented from occurring between a bypass circuit, and the power loss is reduced as much as possible, and also to provide a method for cutting off the cell in the series charge/discharge system.例文帳に追加

セルを充電ラインから切り離す動作を行う際、バイパス回路との間で放電状態が発生することを防止するとともに電力損失も可能な限り少なくすることのできる、直列充放電システム及び直列充放電システムにおけるセルの切り離し方法を提供する。 - 特許庁

A control circuit CTL makes at least one of the plurality of switches turned on according to an input address in a test mode, in order to make a current flow across the 2nd and 3rd power source lines via a bit line, corresponding to the memory cell indicated by the input address, a latch circuit and the transfer transistors in the memory cell.例文帳に追加

制御回路ＣＴＬは、テストモード時に、入力アドレスが示すメモリセルに対応するビット線とそのメモリセル内のラッチ回路および転送トランジスタとを介して第２および第３電源線間に電流を流すために、入力アドレスに応じて複数のスイッチの少なくともいずれかをオンさせる。 - 特許庁

The first evaporator 10 is housed in a fuel cell housing 46 so as to be heated by combustion of excess fuel gas in a combusting chamber 24, and the second evaporator 12 is arranged outside the fuel cell housing 46 so as to be heated by combustion exhaust gas flowing through a combustion exhaust gas exhaust line 28.例文帳に追加

第１気化器１０は、燃焼室２４における余剰の燃料ガスの燃焼により加熱されるように燃料電池ハウジング４６内に収容され、第２気化器１２は、燃焼排ガス排出ライン２８を通して流れる燃焼排ガスにより加熱されるように燃料電池ハウジング４６外に配設されている。 - 特許庁

Instability and writability problems arising from relative variations between memory cell voltage and logic voltage are reduced by inhibiting assertion of word line signals that enable accesses to the memory cells when the memory cell voltage (Vcell) and the logic circuit voltage (Vdd) are not within an acceptable operating range.例文帳に追加

メモリ・セル電圧（Ｖｃｅｌｌ）と論理回路電圧（Ｖｄｄ）が許容可能な動作範囲内にないときにメモリ・セルへのアクセスをイネーブルするワード線信号をアサートすることを禁止することにより、メモリ・セル電圧と論理回路電圧との間の相対的な変動から生じる不安定性と書込み性問題を減少させる。 - 特許庁

A mesenchymal stem cell line H-01, derived from a mouse mesenchymal stem cell, capable of subculturing in a serum-free medium, exhibiting fibrous form when cultured in the serum-free medium, and being induced to differentiate into target cells at a rate of 80 % or more by culturing in a medium containing a conditioned medium of the target cells. 例文帳に追加

マウス間葉系幹細胞に由来し、無血清培地で継代培養可能であって、該無血清培地で培養すると繊維状を呈し、目的とする細胞の馴化培地を含む培地で培養することにより、 80％以上の割合で目的とする細胞に分化誘導される間葉系幹細胞H01株。 - 特許庁

A method for minimizing the current consumption includes: programming a cell without having a direct current flowing from a positive supply to the ground through the array, programming a plurality of cells without discharging a global bit line carrying a programming voltage between programming pulses, and programming a cell with transient currents.例文帳に追加

電流消費量を最小にする方法は、正の電源からアレイ経由で接地電源へ直流を流すことなくセルのプログラムを行う方法、各プログラムパルス間のプログラム電圧を伝えるグローバルビット線を放電することなく複数のセルのプログラムを行う方法、及び過渡電流を用いてセルのプログラムを行う方法を含む。 - 特許庁

Each memory cell block MC has a plurality of memory cells consisting of a selection transistor Q and a ferroelectric capacitor C, a reference data storing memory cell consisting of a selection transistor QREF and a ferroelectric capacitor CREF, a read-out transistor QR, bit lines BL, sub-bit lines SBL, and a reset line RST.例文帳に追加

各メモリセルブロックＭＣは、選択トランジスタＱと強誘電体キャパシタＣとからなる複数のメモリセルと、選択トランジスタＱＲＥＦと強誘電体キャパシタＣＲＥＦとからなるリファレンスデータ格納メモリセルと、読み出しトランジスタＱＲと、ビット線ＢＬと、サブビット線ＳＢＬと、リセット線ＲＳＴとを有している。 - 特許庁

The X decoder decodes a block address signal, a page address signal, and a block size changing signal in response to an erasing instruction, and output word line bias voltage so that a part or a whole of a plurality of pages included in at least one memory cell block out of a plurality of memory cell blocks are erased in accordance with the decoded result.例文帳に追加

Ｘデコーダは、消去命令に応答してブロックアドレス信号、ページアドレス信号及びブロックサイズ変更信号をデコードし、デコーデド結果に応じて、複数のメモリセルブロックの少なくとも一つのメモリセルブロックに含まれる複数のページの一部または全体が消去されるように、ワードラインバイアス電圧を出力する。 - 特許庁

This human MCM7 gene promotor is obtained by extracting genomic DNA from cells from fresh tissue removed upon an operation or cell lines derived from a human body, followed by amplifying a genomic DNA fragment extracted from a human cell line by PCR based on the genome walking method using primers.例文帳に追加

この発現ベクターは，ヒト由来細胞での発現が，細胞周期に依存し，変調されない．従って，人体用ワクチンや診断用の抗原の量産に好適である．また，前記の為害作用を回避できるので，ヒトのガン治療を含む遺伝子治療の手段として，また，人体用ＤＮＡワクチンの有効成分として有用である． - 特許庁

A nonvolatile semiconductor memory 10 includes a memory cell 11 storing complementary data, complementary bit lines BLT, BLB connected to the memory cell 11, a pre-charge circuit 60 pre-charging the complementary bit line to the prescribed potential, a latch type sense amplifier 70, and a current control circuit 50 connected to the complementary bit lines.例文帳に追加

不揮発性半導体メモリ１０は、相補データを記憶するメモリセル１１と、メモリセル１１に接続された相補ビット線ＢＬＴ，ＢＬＢと、その相補ビット線を所定の電位にプリチャージするプリチャージ回路６０と、ラッチ型センスアンプ７０と、相補ビット線に接続された電流制御回路５０と、を備える。 - 特許庁

The voltage supply circuit 70 receives a test mode signal TE of a H level and supplies the threshold value voltage of the N channel MOS transistor 73 to the node 38 connected to a cell Vcc line of a memory cell MC 11, and receives a test mode signal TE of a L level, and supplies external power source voltage to the node 38.例文帳に追加

電圧供給回路７０は、Ｈレベルのテストモード信号ＴＥを受けてメモリセルＭＣ１１のセルＶｃｃ線に接続されたノード３８にＮチャネルＭＯＳトランジスタ７３のしきい値電圧を供給し、Ｌレベルのテストモード信号ＴＥを受けてノード３８に外部電源電圧を供給する。 - 特許庁

When catching holes are regularly placed in a square lattice state on the cell catching plate, stress concentration parts on the peripheries of the catching holes caused by distortion of a membrane part occurring in a previous suction action are connected in a straight line and become a belt-like state, the cell catching plate is in a state liable to break from the stress concentration parts as starting points.例文帳に追加

細胞捕捉プレート上に捕捉孔を正方格子状に規則正しく配置した場合、前吸引動作時に生じるメンブレン部の歪みに起因する捕捉孔周辺の応力集中部は一直線上に連結され帯状となり、ここを起点として破壊しやすい状態となる。 - 特許庁

In the thin-film solar cell manufacturing system, a plurality of pieces of process equipment are provided on a substrate conveyance path and a thin film is formed on the substrate through the process equipment as a thin-film solar cell panel, the respective process equipment are connected in series, and further a path (S-shaped snake line) having a turn is formed.例文帳に追加

基板搬送路上に複数の工程機器を設け、これら工程機器を経ることで基板に薄膜を形成して薄膜太陽電池パネルとする薄膜太陽電池製造システムにおいて、前記各工程機器を直列につなげ、さらに折り返しのある経路（Ｓ字状のスネークライン）となるようにする。 - 特許庁

When a trouble occurs due to the etching residue 15 of the conductive film between cells C_2-2 and C_2-3 formed on a semiconductor substrate 10, a step is added for specifying the trouble occurring position through inspection, and preventing the scanning line 2c to be connected to the cell C_2-3 from being connected to the cell C_2-3.例文帳に追加

半導体基板１０上に形成されたセルＣ_２−２とセルＣ_２−３間に導電膜のエッチング残り１５による不良が発生した場合、検査により不良位置を特定し、セルＣ_２−３と接続されるべき走査線２ｃがセルＣ_２−３と接続しないようにする工程を追加する。 - 特許庁

While a wind power generation unit 2, a solar cell unit 3, an ordinary power supply unit 4 and a power supply line 5 are all in normal states, an electric double-layer capacitor 6 connected in parallel to the pump control circuit 13 is charged by DC currents supplied from the wind power generation unit 2, the solar cell unit 3 and the ordinary power supply unit 4.例文帳に追加

風力発電部２，太陽電池部３，普通電源部４，電力供給線５が全て正常である間に、ポンプ制御回路１３と並列に接続されている電気二重層コンデンサ６は、風力発電部２，太陽電池部３，普通電源部４から供給される直流電流によって充電される。 - 特許庁

To reduce a circuit scale and to reduce current consumption when an erroneous write-in preventive circuit charging a bit line is provided for preventing that a memory cell unnecessary of write-in is erroneously written in due to wiring capacitance between adjacent bit lines in an SRAM using a four Tr(transistor) memory cell.例文帳に追加

４Ｔｒメモリセル使用のＳＲＡＭにおいて、隣接するビット線間の配線容量により書き込みの必要のないメモリセルが誤書き込みされるのを防止するために、ビット線を充電する誤書き込み防止回路を設ける場合に、回路規模を縮小すると共に、消費電流を低減する。 - 特許庁

To provide a mounting structure, capable of reducing a memory size and sufficiently ensuring the interval between a word line and first and second charge accumulation sections for recording information for changing a memory cell into an array for a memory, that can make a semiconductor non-volatile memory cell operate by a simpler method and can reduce the manufacturing cost.例文帳に追加

半導体不揮発性メモリセルをより簡便な方法で動作させることができ、かつ製造コストの低減が可能であるメモリについて、メモリサイズの低減化とともに、ワード線と、情報を記録する第１及び第２電荷蓄積部との間隔を十分に確保してメモリセルをアレイ化できる実装構造を提供する。 - 特許庁

The device further includes a means (for example, short-circuiting protection module including a fuse or current sensor circuit, and an electric isolation switch) for isolating anyone of the sensor cell groups from the related bus line, in response to the fact that the anyone out of the large number of finely machined sensor cells in anyone of the sensor cell groups is short-circuited to grounding.例文帳に追加

更に、いずれか１つのセンサ・セル群の多数の微細機械加工したセンサ・セルの内のいずれか１つがアースに短絡されたことに応答して、該センサ・セル群をその関連した母線線路から隔離する手段（例えば、ヒューズ、又は電流センサ回路と電気隔離スイッチとを含む短絡保護モジュール）が設けられる。 - 特許庁

To effectively use the interiors of trench regions for a wiring, to contrive reduction in a chip size, to reduce the size of a cell pattern in the direction intersecting orthogonally a word line in the case where a semiconductor device is applied to the memory cell of a CMOS STRAM, and to enable the speedup of the STRAM in the device using a trench element isolation structure.例文帳に追加

トレンチ型素子分離構造を用いた半導体装置において、トレンチ領域の内部を配線のために有効に活用し、チップサイズの縮小化を図り、ＣＭＯＳ型のＳＲＡＭのメモリセルに適用した場合には、ワード線に直交する方向のセルパターン寸法を縮小化し、ＳＲＡＭの高速化を実現する。 - 特許庁

A fourth conductive film 13 is formed in a trench 4 as a gate electrode, and a gate wiring 24 is formed upward from the fourth conductive film 13 so as to effect conductive connection to a word line WL electrically whereby the minimum cell area, required to one memory cell, can be reduced.例文帳に追加

トレンチ４内にゲート電極として第４の導電膜１３が形成されると共に、この第４の導電膜１３から上方に対してワード線ＷＬと電気的に導通接続するようにゲート配線２４が形成されるため、１メモリセルに要求される最小セル面積を少なくすることができる。 - 特許庁

In a NAND type flash memory in which a memory cell array 1 is provided in a p-well 13, a positive voltage is applied to a source line SL consisting of n+ type diffusing layers or a negative voltage is applied to the p-well 13 at the time of erasing verifying operation by which threshold voltage of a memory cell in an erasing state is judged.例文帳に追加

ｐウェル１３中にメモリセルアレイ１が設けられたＮＡＮＤ型フラッシュメモリにおいて、消去状態のメモリセルのしきい値電圧を判定する消去ベリファイ動作時に、ｎ^+ 型拡散層からなるソース線ＳＬに正の電圧を印加するか、または、ｐウェル１３に負の電圧を印加する。 - 特許庁

The semiconductor storage has: a word line selection circuit connected to a row address signal so that a desired word line is selected according to address input; and a pseudo word line potential fixation circuit connected to the word line of the pseudo memory cell.例文帳に追加

アドレス入力に応じて所望のワード線を選択するように行アドレス信号と接続されたワード線選択回路と、疑似メモリセルのワード線に接続された疑似ワード線電位固定回路とを備え、疑似ワード線電位固定回路をワード線選択回路と同様にＮＡＮＤゲートＮＡＮＤＲ（ｉ）（ｉ＝−１〜ｍ＋２）とインバータＩＮＶＲ（ｉ）（ｉ＝−１〜ｍ＋２）で構成し、疑似ワード線電位固定回路の入力は疑似メモリセルのワード線を常に非選択となるように行アドレス信号と接続されている。 - 特許庁

In the solid polymer electrolyte fuel cell stack, fuel cell separator 1 is arranged, in which base member 2, as introduction oval region materials 20 made of metallic material having constant strength that introduction passage 121 was formed integrally in an introduction line 12 in order to introduce fuel gas, oxidation gas from inside manifold 11 to each cell.例文帳に追加

固体高分子電解質型燃料電池スタックにおいて、燃料ガス、酸化ガスを内部マニホールド１１から、各セル内に導入するため導入口１２に、導入通路１２１が形成された一定の強度を有する金属材料より成る導入口部材２０としての口金部材２が一体的に配設されている燃料電池セパレータ１を備えている固体高分子電解質型燃料電池およびその製造方法。 - 特許庁

At a fuel cell power generation system equipped with the fuel cell body 40, the reformer 30 connected by a hydrogen supply piping 55, a reformer outlet shutoff valve 5 installed in the middle of the hydrogen supply piping 55, and an exhaust heat recovery water line 20 to recover heat generated by the fuel cell body 40 by making a pressurized fluid flow, a hydrogen storing means and a pressurizing means are installed.例文帳に追加

水素供給配管５５で接続された燃料電池本体４０および改質装置３０と、水素供給配管５５の途中に設けられた改質装置出口遮断弁５と、加圧された流体を流して燃料電池本体４０で発生した熱を回収する排熱回収水ライン２０と、を備えた燃料電池発電システムに、水素貯蔵手段と、加圧手段とを設ける。 - 特許庁

To provide a method for efficiently propagating or breeding fish by specifically forming an ovum and/or a sperm derived from a donor without forming the ovum and/or the sperm derived from a recipient in a differentiation-inducing method to a germ cell line of a separated primordial germ cell wherein the separated primordial germ cell derived from a donor fish is transplanted to an early embryo of a recipient fish of a different kind.例文帳に追加

ドナー魚類由来の分離始原生殖細胞を異種のレシピエント魚類の初期胚に移植する分離始原生殖細胞の生殖細胞系列への分化誘導方法において、レシピエント由来の卵子及び／又は精子を形成させることなく、ドナー由来の卵子及び／又は精子を特異的に形成させる魚類の増殖或いは育種を効率よく行う方法を提供すること。 - 特許庁

The semiconductor storage device 100 comprises a memory cell array MCA including memory cells MC arranged in a matrix form, a plurality of word lines WL connected to the memory cells MC of each row in the memory cell array MCA, and a counter cell array CCA which includes counter cells prepared correspondingly to each word line, and stores the frequency of activating the word lines WL for reading the data of the memory cells MC.例文帳に追加

半導体記憶装置１００は、マトリクス状に配置されたメモリセルＭＣを含むメモリセルアレイＭＣＡと、メモリセルアレイＭＣＡの各行のメモリセルＭＣに接続された複数のワード線ＷＬと、ワード線ＷＬの各々に対応して設けられたカウンタセルＣＣを含み、メモリセルＭＣのデータを読み出すためにワード線ＷＬを活性化させた回数を記憶するカウンタセルアレイＣＣＡとを備えている。 - 特許庁

The lines of a group among the memory cell arrays selected by the prescribed line address signal X11 and X12 on an upper side are divided into an odd number of the blocks and the bit map of the prescribed line address signal groups X6 to X9 on a lower side has symmetry with the odd number of the blocks as repeating units.例文帳に追加

ここで、上位側の所定の行アドレス信号Ｘ１１，Ｘ１２により選択される前記メモリセルアレイ内の一群の行が奇数個のブロックに分割され、該奇数個のブロックを繰り返し単位として、下位側の所定の行アドレス信号群Ｘ６〜Ｘ９のビットマップが対称性を有する。 - 特許庁

At least three IO cells are held together and disposed as an IO cell for power supply or the ground, and an external connection pad for power supply or for the ground corresponding thereto is disposed in a region of an outermost pad line of the semiconductor chip or in a region including a region of an outermost pad line.例文帳に追加

少なくとも３つのＩＯセルがまとめられて、電源用もしくはグランド用のＩＯセルとして配置され、これに対応する電源用もしくはグランド用の外部接続パッドが、半導体チップの最も外側のパッド列の領域もしくは最も外側のパッド列の領域を含む領域に配置されている。 - 特許庁

A flash memory having hierarchical bit line configuration is provided with column reset/bit line test transistor regions 4a commonly to a plurality of cell blocks 3a sharing upper layer bit lines MBL0, MBL1, etc., so that data lines DL connected with sense amplifiers can be selectively disconnected from the upper layer bit lines.例文帳に追加

階層ビット線構成を有するフラッシュメモリにおいて、上層ビット線ＭＢＬ０，ＭＢＬ１，…を共有している複数のセルブロック３ａに対して共通にカラムリセット兼ビット線テストトランジスタ領域４ａを設け、センスアンプが接続されるデータ線ＤＬを上層ビット線から選択的に切り離し得るようにした。 - 特許庁

In an FeRAM capacitor cell formed by sandwiching a ferroelectric layer 30 between a lower electrode layer 20 being connected with a word line W and an upper electrode layer 40 being connected with a bit line B, the boundary surface of the ferroelectric layer 30 and the upper electrode layer 40 is rugged in disorder.例文帳に追加

ワード線Ｗが接続される下部電極層２０と、ビット線Ｂが接続される上部電極層４０とを強誘電体層３０を挟んで積層してなるＦｅＲＡＭキャパシタセルにおいて、強誘電体層３０と上部電極層４０との積層面を、互いに入り乱れた凹凸形状とする。 - 特許庁

For the fuel cell system 1 provided with a switching valve 44 opening and closing a channel 41 of a piping line 3, a foreign substance capturing means 43 for capturing the foreign substance flowing in the channel 41 by working in interlocking with switching movements of the switching valve 44 is provided at the piping line 3 at an upstream of the switching valve 44.例文帳に追加

配管ライン３の通路４１を開閉する開閉弁４４を備えた燃料電池システム１において、開閉弁４４の上流側における配管ライン３に、開閉弁４４の閉弁動作に連動して動作し、通路４１を流れる異物を捕捉する異物捕捉手段４３を設けた。 - 特許庁

Moreover, in the addressing period, the display cell which belongs to each even display line is set to the state (lighting on or off mode) corresponding to the pixel data, by applying the scanning pulse of the second polarity to each row electrode arranged in an even line and by applying the pixel data pulse of the first polarity to each column electrode.例文帳に追加

又、かかるアドレス期間において、偶数番目に配列された行電極各々に第２極性の走査パルスを印加すると共に第１極性の画素データパルスを列電極に印加することにより、偶数表示ライン各々に属する表示セルを画素データに応じた状態（点灯又は消灯モード）に設定する。 - 特許庁

In a matrix of storage units formed using two storage cells where the drain of a write-in transistor is connected with the gate of a readout transistor and the drain is connected with one electrode of a capacitor, the gate of a write-in transistor in a first storage cell is connected with a first word line, and the other electrode of the capacitor is connected with a second word line.例文帳に追加

書き込みトランジスタのドレインと読み出しトランジスタのゲート、および、前記ドレインとキャパシタの一方の電極を接続した記憶セルを２つ用いて形成された記憶ユニットのマトリクスにおいて、第１の記憶セルの書き込みトランジスタのゲートを第１のワード線に、キャパシタの他方の電極を第２のワード線に接続する。 - 特許庁

The three-dimensional memory device includes: a memory cell array in which a plurality of word line planes are stacked; a write-read circuit that programs memory cells of at least two or more pages, which are provided on the selected word line plane at the same time; and a control circuit that controls a program operation of the write-read circuit.例文帳に追加

本発明の３次元メモリー装置は、複数のワードライン平面が積層されたメモリーセルアレイ、選択されたワードライン平面に具備された少なくとも２以上のページのメモリーセルを同時にプログラムする書込み読出し回路、そして前記書込み読出し回路のプログラム動作を制御する制御回路を含むことができる。 - 特許庁

In the solar cell (101), the light receiving surface of a silicon substrate (1) has a plurality of grid electrodes (2) formed in parallel, and bus bar electrodes (3) formed by extending on the line orthogonally crossing the grid electrodes (2) and connected to a tab wire (5); and a back surface of the silicon substrate (1) has silver electrodes (7) connected to a tab line (8).例文帳に追加

太陽電池セル（１０１）においては、シリコン基板（１）の受光面に、平行に形成された複数のグリッド電極（２）と、このグリッド電極（２）にほぼ直交する直線上に延びて形成されてタブ線（５）と接合するバスバー電極（３）とを有し、シリコン基板（１）の裏面に、タブ線（８）と接合する銀電極（７）を有する。 - 特許庁

A fuel cell system including a stack 1 is equipped with a water pump 11 to supply water to be reformed to a reforming apparatus 2 through a water line 5, a temperature sensor 15 to detect the temperature of the water to be reformed in the water line 5, an inside temperature sensor 17 to detect the inside temperature of the reforming apparatus 2, and a controller 20.例文帳に追加

スタック１を含む燃料電池システムは、改質器２に水ライン５を通じて改質水を供給する水ポンプ１１と、水ライン５における改質水の温度を検出する温度センサ１５と、改質器２の内部温度を検出する内部温センサ１７と、コントローラ２０とを備える。 - 特許庁

Each memory bank 11 includes: memory cell arrays 15; a plurality of bit lines disposed on the memory arrays 15; a selection section 19 receiving addresses from each of the first and second input sections 12 to produce local address for selecting the bit line by using the addresses; and a column decoder 17 for selecting the bit line by using the local address.例文帳に追加

各メモリバンク１１は、メモリセルアレイ１５と、メモリセルアレイ１５に配設された複数のビット線と、第１及び第２の入力部１２それぞれからアドレスを受け、かつアドレスを用いてビット線を選択するためのローカルアドレスを生成する選択部１９と、ローカルアドレスを用いてビット線を選択するカラムデコーダ１７とを含む。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.例文帳に追加

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁

When the hot water amount in a hot water storage tank WT is decreased below a first prescribed hot water amount when the hot water is not supplied, the fuel cell system FCS closes the pipe line 57 side of a mixing valve 76 and fully opens the pipe line 59 side, and is on standby in a state capable of supplying water to a hot water supply unit HU.例文帳に追加

この燃料電池システムＦＣＳは、非出湯時において貯湯タンクＷＴ内の湯量が第１所定湯量を下回った場合に、ミキシングバルブ７６の管路５７側を閉じる一方で、管路５９側を全開として、給湯器ＨＵへ水を供給できる状態で待機している。 - 特許庁

The semiconductor storage device includes: a memory cell array MA in which the memory cells MC configured of a series connection of diodes Di and variable resistors VR are arranged at crossing parts of a plurality of bit lines BL and a plurality of word lines WL; and a control circuit for alternatively driving the bit line BL and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線ＷＬの交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

When the fuel cell generating device 10 supplies power to the loading equipment 20 through the electric light line 30, it receives a power information of the loading equipment showing the power required for the loading equipment 20 through the electric light line 30 and controls power generation based on the loading equipment power information obtained.例文帳に追加

燃料電池発電装置１０は、負荷機器２０に対して電灯線３０を介して電力を供給する際に、当該負荷機器２０に必要とされる電力を示す負荷機器電力情報を、当該電灯線３０を介して授受し、取得した負荷機器電力情報に基づいて、発電制御を行う。 - 特許庁

Bit line pre-charge circuits PCt, PCb pre-charging bit lines BLt, /BLt to ground voltage GND are arranged, and reference word lines RWLo, RWLe and a reference memory cell RMC are arranged so that potential difference is caused surely between bit lines BLt and /BLt when a word line WL is activated.例文帳に追加

ビット線ＢＬｔ，／ＢＬｔを接地電圧ＧＮＤにプリチャージするビット線プリチャージ回路ＰＣｔ，ＰＣｂを設け、ワード線ＷＬが活性化されたときビット線ＢＬｔ，／ＢＬｔ間に必ず電位差が生じるように参照ワード線ＲＷＬｏ，ＲＷＬｅ及び参照メモリセルＲＭＣを設ける。 - 特許庁

An input/output section I/Oia of each section Sj (j=1,..., k) of a cell array Ar1 is connected to an output selection control circuit 2i through an output signal line SL2i-1, and an input/output section I/Oib is connected to the output selection control circuit 2i through the 2ith output signal line SL2i.例文帳に追加

セルアレイＡ_ｒ１の各セクション部Ｓ_ｊ（ｊ＝１，…，ｋ）の入出力部Ｉ／Ｏ_ｉａは第２ｉ−１の出力信号線ＳＬ_２ｉ−１を介して出力選択制御回路２_ｉに接続され、入出力部Ｉ／Ｏ_ｉｂは第２ｉの出力信号線ＳＬ_２ｉを介して出力選択制御回路２_ｉに接続される。 - 特許庁