「Cell Line」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

A resin layer is formed in the surroundings of a manifold through which fuel gas or reaction water flows or in a seal line which is an adhesion portion with an adjoined separator out of separators 20 of the fuel cell.例文帳に追加

燃料電池のセパレータ２０のうち、燃料ガスや反応水等が通過するマニホールドの周囲や、隣接するセパレータとの接着部位であるシールラインに樹脂層を形成する。 - 特許庁

The fuel cell system controls from the time of system startup so as to supply the fuel gas from the fuel supply source Sf to the combustion part 25 at least through the second line L2.例文帳に追加

燃料電池システムは、システム起動時点から、燃料供給源Ｓｆからの燃料ガスを少なくとも第２ラインＬ２を介して燃焼部２５に供給するように制御する。 - 特許庁

The femto cell base station 400 is connected to the Internet network through a broadband line 310 to relay speech communication between mobile communication terminals by performing radio communication with a mobile communication terminal.例文帳に追加

フェムトセル基地局４００は、ブロードバンド回線３１０を介してインターネット網に接続され、移動通信端末との無線通信を行って移動通信端末間の通話を中継する。 - 特許庁

When the plane mirror 9 located in a position indicated by a solid line, the light from the laser 15 is reflected by the plane mirror 9 therein to reach the sample cell 11, and the absorbance by a sample is measured.例文帳に追加

平面ミラー９が実線で示される位置にあるときはレーザー１５からの光が平面ミラー９により反射され試料セル１１に到達し、試料による吸光度が測定される。 - 特許庁

If there are no errors in the priority encoder, the priority encoder sequentially outputs word line addresses of the most-significant bit through the least-significant bit of the CAM cell array.例文帳に追加

前記優先順位エンコーダは、前記優先順位エンコーダに欠陥がない場合、前記ＣＡＭセルアレイのワードラインの最上位ビットアドレスから最下位ビットアドレスまで順次出力する。 - 特許庁

To provide a human kidney cell line having high medicine sensitivity and suitable for construction of a medicine-evaluating system, to provide a transformant, and to provide a medicine-evaluating method using the cells.例文帳に追加

薬物感受性が高く薬物評価系の構築に好適なヒト腎臓細胞株及び形質転換体、並びにこれらの細胞を用いた薬物評価方法を提供する。 - 特許庁

To provide a novel method of manufacturing a thin film solar cell in which the number of laser material processing machines to be arranged in a manufacturing line can be decreased, and enhancement of power generation efficiency can be expected.例文帳に追加

製造ラインに配設すべきレーザ加工機の数を減らすことができ、発電効率の向上をも見込めるような、新たな薄膜太陽電池の製造プロセスを提供する。 - 特許庁

A level shifting element (PQ10) for adjusting a voltage level of a word line (WL) at the time of being selected according to the change in a threshold voltage of a memory cell transistor is provided correspondingly to each of the word lines.例文帳に追加

ワード線（ＷＬ）の選択時の電圧レベルを、メモリセルトランジスタのしきい値電圧の変動に応じて調整するレベルシフト素子（ＰＱ１０）を各ワード線に対応して設ける。 - 特許庁

When a fuel gas 17 and an oxidizing gas 45 are introduced into a fuel cell power generator 11 to generate power, heat is recovered by supplying a cooling water (hot water) to an exhaust heat circulation line 12.例文帳に追加

燃料ガス１７および酸化ガス４５を燃料電池発電装置１１に導入して発電する際に、排熱循環ライン１２に冷却水（温水）を供給して熱を回収する。 - 特許庁

While, at operation test time, read/write to either one of a pair cell can be made by activation of desired one line from word lines WL1 to WL6.例文帳に追加

一方、動作試験時においては、ワード線ＷＬ１〜ＷＬ６のうち、所望の１本を活性化することにより、ペアセルのうち、何れか一方に対してのみ読み書きを可能とする。 - 特許庁

To provide a semiconductor memory that constitute a layered memory cell array and can contain memory cells arranged at high density and can prevent the reduction of working speed that may be caused by an increased bit line resistance.例文帳に追加

階層化されたメモリセルアレイを構成し、メモリセルを高密度に配置可能でビット線抵抗の増大に起因する動作速度の低下を防止可能な半導体記憶装置を提供する。 - 特許庁

A raw material supply line 13 to supply hydrazine water solution from a hydrazine storage tank 12 and a reflux line 20 to reflux exhaust water containing hydrazine to the hydrazine storage tank 12 are connected to a fixation part 2 to supply hydrazine to a fuel cell 1 as a fuel, and a supply side sensor 21 and a reflux side sensor 22 for detecting hydrazine concentration are installed respectively on the raw material supply line 13 and the reflux line 20.例文帳に追加

燃料電池１に、燃料としてヒドラジンを供給する固定化部２に、ヒドラジン貯留槽１２からヒドラジン水溶液を供給する原料供給ライン１３と、ヒドラジン貯留槽１２へヒドラジンを含む排水を還流する還流ライン２０とを接続して、原料供給ライン１３および還流ライン２０に、ヒドラジン濃度を検知するための供給側センサ２１および還流側センサ２２を設ける。 - 特許庁

That is, on the occurrence of a fault between two optional points, a fault notice cell not aborted by the communication carrier is transferred to the ATM-VP transmission line so as to inform the VP termination ATM switch 4 about the occurrence of the fault in the normal VP transmission line and the route is switched to the standby system ATM-VP transmission line 7.例文帳に追加

すなわち、任意の２拠点間で障害が発生した場合に、通信キャリアで廃棄されない障害通知セルをＡＴＭ−ＶＰ伝送路内に転送することにより、正常時のＶＰ伝送路に障害発生したことをＶＰ終端ＡＴＭ交換機４に通知し、ルートを予備系ＡＴＭ−ＶＰ伝送路７に切り替える。 - 特許庁

A semiconductor memory device has a control circuit in which reading operation for determining the resistance state of a variable resistive element VR is executed by applying a prescribed voltage to the selected memory cell MC arranged at the crossing part of a selected bit line BL and a selected word line WL and by detecting a current Icell flowing in the selected bit line BL.例文帳に追加

半導体記憶装置は、選択されたビット線ＢＬ及び選択されたワード線ＷＬの交差部に配置された選択メモリセルＭＣに所定の電圧を印加して、選択されたビット線ＢＬに流れる電流Ｉｃｅｌｌを検知することにより、可変抵抗素子ＶＲの抵抗状態を判定する読み出し動作を実行する制御回路を備える。 - 特許庁

At least one piece of ruled line information, wherein respective positions of two reference points are represented by a combination of one piece of cell identification information specific to a plurality of cells arranged in matrix form and having the width of a plurality of dots in each of the line direction and the column direction, the number of line offsetting, and the number of column offsetting, is stored in a HDD 13.例文帳に追加

罫線上の２つの基準点のそれぞれの位置を、マトリクス状に並び、かつライン方向およびカラム方向のそれぞれについて複数ドット分の幅を有した複数のセルに固有のセル識別情報の１つとラインオフセット数とカラムオフセット数との組み合わせにより表した罫線情報をＨＤＤ１３に少なくも１つ記憶する。 - 特許庁

When data are written in either of memory cells selected commonly in one read-word-line RWL0, even if the read-word-line RE10 is activated, both levels of the read-bit lines are not reduced to a ground potential by the bit line load circuit 2, so that loads are relieved in both of discharge and charge operation of transistors in a memory cell.例文帳に追加

１つのリードワード線ＲＷＬ０で共通に選択されるメモリセルのうちの一方にデータが書込まれる場合、リードワード線ＲＷＬ０が活性化されてもリードビット線のレベルは、ビット線負荷回路２により、いずれも接地電位までは低下しないため、メモリセル中のトランジスタの放電および充電動作とも、その負荷が軽減される。 - 特許庁

The control circuit 17 makes the first even or the first odd bit line potential of the first side being a selection bit line go up by charge sharing of the second even and the second odd bit lines of the non-selection second side physically adjacent to the first even or the first odd bit line of the first side connected to a selection memory cell.例文帳に追加

前記制御回路１７は、選択メモリセルに接続される前記第１側の第１偶数または第１奇数ビット線に、物理的に隣接する非選択の第２側の第２偶数および第２奇数ビット線のチャージシェアリングにより、選択ビット線である前記第１側の第１偶数または第１奇数ビット線電位を上昇させる。 - 特許庁

(1) In the fuel cell 10 wherein an adhesive seal is constructed from at least a dual seal line 40, one seal line 41 on the side in contact with a reactant gas is formed of an adhesive 43 having creep resistance, and the other seal line 42 on the side not in contact with the reactant gas is formed of an adhesive 44 having gas leak resistance.例文帳に追加

（１） 接着剤シールが少なくとも２重の多重シールライン４０から構成されている燃料電池であって、 反応ガスと接する側のシールライン４１が耐クリープ性を有する接着剤４３から形成され、反応ガスと接しない側のシールライン４２が耐ガスリーク性を有する接着剤４４から形成されている、燃料電池１０とその製造方法。 - 特許庁

The ternary content addressable memory cell 1 is provided with a first magnetic tunnel junction 2 being formed from a storage layer 23, a sense layer 21 having a magnetization direction adjustable relative to the magnetization of the storage layer, an insulating layer 22 between the storage layer and the sense layer, a sense line 3 coupled with the storage layer, a first field line 4 and second field line 5.例文帳に追加

三値連想メモリセル１は、ストレージ層２３から形成されている第１磁気トンネル接合２、ストレージ層の磁化に対して調整可能な磁化方向を有するセンス層２１、及び、ストレージ層とセンス層との間の絶縁層２２を有し、ストレージ層に接続されているセンス線３を有し、第１フィールド線４及び第２フィールド線５を有する。 - 特許庁

Further, the device is provided with a spare discriminating circuit 5 holding the relieving information for relieving the memory cell which cannot take out the information normally, and shared respectively in replacement of the word line WL by the spare word line SWL based on this relieving information and change of a refresh period of the word line WL based on this relieving information.例文帳に追加

さらに正常に情報を取り出すことができないメモリセルを救済するための救済情報を保持し、この救済情報に基いたワード線ＷＬのスペアワード線ＳＷＬへの置き換え、および救済情報に基いたワード線ＷＬのリフレッシュ周期の変更でそれぞれ共有されるスペア判定回路５を具備する。 - 特許庁

In a memory tester for detecting a defective bit by probing a memory to be measured and performing the operation of replacing the defective bit by a redundant cell in a memory to be measured, a line defect detecting circuit (10) for performing detection of a defective bit is constituted of a forward line defect detecting circuit (11) and a backward line defect detecting circuit (12).例文帳に追加

被測定対象メモリをプローブして不良ビットを検出し、当該不良ビットを被測定対象メモリ上の冗長セルへの置き換え演算を実行するメモリテスタにおいて、不良ビットの検出を実行するためのライン不良検出回路(10)を、順方向ライン不良検出回路(11)及び逆方向ライン不良検出回路(12)とで構成する。 - 特許庁

In an NAND type flash memory 1, respective control electrodes of a first selection transistor 22 of a plurality of memory cell units 20 adjoining in the extending direction of a data line 50 are united to form a first selection signal line 71, and respective control electrodes of a second selection transistor 23 are united to form a second selection signal line 72.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１において、データ線５０の延在方向に隣接する複数個のメモリセルユニット２０の第１の選択トランジスタ２２の各々の制御電極を一体化し第１の選択信号線７１を構成し、第２の選択トランジスタ２３の各々の制御電極を一体化し第２の選択信号線７２を構成する。 - 特許庁

For each block, a force line vector toward another block is obtained to calculate a composite force line vector, and according to a result of comparison between the magnitudes of an x component and a y component of the composite force line vector, arrangement of the macro cells in a block is decided, so that the macro cell can be efficiently arranged without interfering with another wiring.例文帳に追加

ブロックごとに、他のブロックに向かう力線ベクトルを求めて合成力線ベクトルを算出し、その合成力線ベクトルのｘ成分の大きさとｙ成分の大きさとを比較した結果により、ブロック内のマクロセルの配置を決定するため、他の配線の妨げにならないような効率的なマクロセルの配置を行うことができる。 - 特許庁

According to the memory cell layout, by arranging a pair of bit lines in a direction parallel to the well boundary surface, that is, in a minor axis direction, the lengths of the bit lines are shortened, and further, by arranging a conductive line having a fixed potential between the bit line and the complementary bit line, interference phenomenon caused between the pair of the bit lines can be prevented.例文帳に追加

本発明のメモリセルレイアウトによれば、ビットライン対をウェル境界面と平行した方向、すなわち短軸方向に配置することによってビットラインの長さが縮められ、併せてビットライン及び相補ビットライン間に固定された電位を有する導電ラインを配置することによってビットライン対間で発生する干渉現象が防止できる。 - 特許庁

Also the label evaluation device 1 performs comparison of representation of each of cells in a specific row in an array table and comparison of representation of each cells located in the same line in each row of the array table, and based on the result of the comparison outputs a label evaluation result LBL which shows existence of a label to the cell arranged in this row direction or the cell arranged in this line direction.例文帳に追加

また、ラベル評価装置１は、該配列表の特定の列における各セル同士の表現の比較と、該配列表の各列において同一の行に位置している各セル同士の表現の比較とを行い、該比較の結果に基づいて、該列方向に配列されたセルまたは該行方向に配列されたセルに対するラベルの有無を示すラベル評価結果ＬＢＬを出力する。 - 特許庁

To provide a method for increasing transplantation efficiency in the method for inducing differentiation to a germ cell line in the transplantation of separated germ cells by improving the acceptance of the transplanted germ cells to a host gonad, in a surrogate parent fish culture, etc., of performing the induction of the differentiation to the germ cell line by transplanting the separated germ cells of the fish to host fish.例文帳に追加

魚類の分離生殖細胞を宿主魚類に移植して生殖細胞系列への分化誘導を行う代理親魚養殖等において、移植した生殖細胞の宿主生殖腺への生着能を向上させて、分離生殖細胞の移植による生殖細胞系列への分化誘導方法における移植効率を増大する方法を提供すること。 - 特許庁

A fuel supply line 10 supplying raw fuel 2 such as town gas or LPG to a fuel electrode 1a of a fuel cell 1 equipped with the fuel electrode 1a and an oxidant electrode 1b is provided with a fuel flowmeter 11 measuring a fuel flow volume supplied into the fuel cell, a valve 12 to open/close the fuel supply line 10, and a blower 13 for fuel boosting.例文帳に追加

燃料極１ａ及び酸化剤極１ｂを備えた燃料電池１の燃料極１ａに、都市ガスあるいはＬＰＧ等の原燃料２を供給する燃料供給ライン１０に、燃料電池内へ供給される燃料流量を計測する燃料流量計１１と、燃料供給ライン１０を開閉するバルブ１２と、燃料昇圧用のブロワ１３を設ける。 - 特許庁

This flash memory device includes a write driver for driving a data line according to data to be written to a flash memory cell during a program period, a sense amplifier circuit for sensing and amplifying the data stored in the flash memory cell during a program verify period, and an isolation circuit for electrically isolating the sense amplifier circuit from the data line during an operation period of the write driver.例文帳に追加

ここに開示されるフラッシュメモリ装置は、プログラム区間の間、フラッシュメモリセルに書き込まれるデータに従ってデータラインを駆動する書き込みドライバと、プログラム検証区間の間、前記フラッシュメモリセルに貯蔵されたデータを感知増幅する感知増幅回路と、前記書き込みドライバの動作区間の間、前記データラインから前記感知増幅回路を電気的に絶縁させる絶縁回路とを含む。 - 特許庁

This semiconductor storage device 100 includes a DRAM including a first bit line 126a and a second bit line 126b formed on a first active region 106a in plan view, a first cell contact 122a formed on the first active region 106a, and a first capacitor contact 128a formed on the first cell contact 122a and connected to a capacitor (not shown).例文帳に追加

半導体記憶装置１００は、平面視で第１の活性領域１０６ａ上に形成された第１のビット線１２６ａおよび第２のビット線１２６ｂと、第１の活性領域１０６ａ上に形成された第１のセルコンタクト１２２ａと、第１のセルコンタクト１２２ａ上に形成されるとともにキャパシタ（不図示）に接続された第１のキャパシタコンタクト１２８ａとを含むＤＲＡＭを含む。 - 特許庁

A plurality of cells having the same length in height direction are arranged to form a cell line and it is placed between a ground wiring and a power supply wiring to form a cell line structure.例文帳に追加

高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、互いに隣接する２つのセルライン間にグランド配線または電源配線のみが存在する領域と互いに隣接する２つのセルライン間にグランド配線および電源配線がともに存在する領域が存在することを特徴とする。 - 特許庁

The method for screening the therapeutic agent for arteriosclerosis and/or a preventing/treating agent for its complications is characterized by using cells of an established monocytic cell line and cells capable of producing Chlamydia pneumoniae-origin 60 kDa heat shock protein or its partial peptide or a salt thereof (these cells may be either the same or different from the cells of the established monocytic cell line).例文帳に追加

単球系株化細胞と、クラミジア・ニューモニエ由来６０ｋＤａ熱ショック蛋白質もしくはその部分ぺプチドまたはその塩あるいはそれを産生し得る細胞（該細胞は該単球系株化細胞と同一であっても異なってもよい）とを用いることを特徴とする、動脈硬化症の治療および／またはその合併症の予防・治療物質のスクリーニング方法。 - 特許庁

In order to equalize the impedance of a global bit line 4 connecting an IV conversion circuit M2 and each cell array with impedance of a dummy global bit line 6 connecting an IV conversion circuit R3 and a reference cell array, the device is provided with a constitution where an equalized wiring path can be formed at a reference side in a path, wiring length, and wiring with formed at a main side.例文帳に追加

ＩＶ変換回路Ｍ２と各セルアレイとを接続するグローバルビット線４のインピーダンスと、１Ｖ変換回路Ｒ３とリファレンスセルアレイとを接続するダミーグローバルビット線６とのインピーダンスとを同一にするために、メイン側で形成された経路と配線長及び配線幅において、同一となる配線経路をリファレンス側で形成することができる構成を備えることにより実行する。 - 特許庁

In the nonvolatile semiconductor memory device 100, data contained in an ECC frame are allocated to a first data group stored in a first memory cell group which is composed of a plurality of first memory cells selected by a first word line, and a second data group stored in a second memory cell group which is composed of a plurality of second memory cells selected by a second word line.例文帳に追加

不揮発性半導体記憶装置１００は、ＥＣＣフレームに含まれるデータを、第１のワード線により選択される複数の第１のメモリセルで構成される第１のメモリセル群に格納される第１のデータ群と、第２のワード線により選択される複数の第２のメモリセルで構成される第２のメモリセル群に格納される第２のデータ群とに割り付ける。 - 特許庁

In this semiconductor memory device, a load voltage correction circuit 12 corrects load voltage input from a load voltage signal line 13 in accordance with output of a dummy cell array 11 in which rewriting operation of the almost same number of times of rewriting as the number of times of rewriting of a memory cell array 16m are performed.例文帳に追加

この半導体記憶装置によれば、負荷電圧補正回路１２は、メモリセルアレイ１６ｍの書換え回数と略同じ回数の書換え動作が行われているダミーセルアレイ１１の出力に応じて、負荷電圧信号線１３から入力される負荷電圧を補正する。 - 特許庁

A method for producing a cell line having the artificial chromosome, a method for producing the artificial chromosome, a method for purifying the artificial chromosome, a method for subjecting a heterologous DNA to target insertion into the artificial chromosome, and a method for introducing the chromosome into a specified cell or tissue are provided in the specification, respectively.例文帳に追加

人工染色体を有する細胞系の製造方法、人工染色体の製造方法、人工染色体の精製方法、異種ＤＮＡの人工染色体への標的押入方法、ならびに特定の細胞および組織への染色体の導入方法が提供される。 - 特許庁

The fuel cell stack 1 has manifolds 17-19 for introducing reaction gas passing through the stack and arranged in a line in the stacking direction, and the reaction gas is supplied to each power generation cell 5 through gas passages 11, 12 of the separator 8 with which the manifolds are communicated.例文帳に追加

この燃料電池スタック１は、スタック内を貫通して積層方向に列設する反応ガス導入用のマニホールド１７〜１９を備え、マニホールドが連通するセパレータ８のガス通路１１、１２を通して各発電セル５に反応用ガスを供給するように構成されている。 - 特許庁

A low resistance path is provided between the channels of the flash EPROM cell by the buried layer 500, thereby reducing the channel of the flash EPROM until erasure can be performed by giving the voltage (potential difference) between a gate line 28 and the substrate of the cell.例文帳に追加

フラッシュＥＰＲＯＭセルのチャネルは、埋込層が（５００）フラッシュＥＰＲＯＭセルのチャネル間に低抵抗経路を設けるのでゲートとセルの基板との間に電圧電位差を与えることによって消去が行なわれることを可能にするまでフラッシュＥＰＲＯＭのチャネルは低減される。 - 特許庁

A conductive layer 18 is formed on the control gate of each memory cell on a memory column via an insulating film 17, and the conductive layer 18 is connected to an impurity region 11-1 located between a bit line side selective transistor 21 and its adjacent memory cell M1 via a contact 24.例文帳に追加

メモリ列の各メモリセルのコントロールゲートの上に絶縁膜１７を介して導電層１８を形成し、当該導電層１８はコンタクト２４を介してビット線側選択トランジスタ２１とその隣接のメモリセルＭ１との間にある不純物領域１１−１に接続されている。 - 特許庁

The image of the emitted light from the cell 16 taken by the digital camera 23 is displayed in the display 22, and also the image data is transmitted to the analytical device 13 through a radio communication line, and then analyzed by the analytical device to calculate the absorbance of a sample solution in the cell 16.例文帳に追加

デジタルカメラ23によって撮影されたセル16からの出射光の画像は表示画面22に表示されると共にその画像データは無線通信回線を介して解析装置13に送信された後、解析装置によって解析されセル16内の試料溶液の吸光度が算出される。 - 特許庁

One electrode 36a of a pixel capacitor 36 in a pixel cell 30 is connected to a pixel electrode 34a of a liquid crystal cell 34, the other electrode 36 is connected to the source electrode 33S of a pixel transistor 33, and a signal line 14 is connected to the drain electrode 33D of the pixel transistor 33.例文帳に追加

画素セル３０内の画素容量３６の一方の電極３６ａを液晶セル３４の画素電極３４ａと接続し、他方の電極３６ｂを画素トランジスタ３３のソース電極３３Ｓと接続し、画素トランジスタ３３のドレイン電極３３Ｄに信号線１４を接続する。 - 特許庁

Upon the receipt of the system switching request signal, the line adaptor sections 1-0 to 1-N stops transmission of a valid cell to the ATM switches 2, 3 and informs the system control section 4 of a system switching reply signal denoting that the transmission of the valid cell is stopped.例文帳に追加

回線対応部１−０〜１−Ｎは系切替要求信号を受信するとＡＴＭスイッチ２，３に対する有効セルの送出を停止するとともに、系制御部４に対して有効セルの送出が停止中であることを示す系切替応答信号を通知する。 - 特許庁

To provide a water flow measuring apparatus which can be downsized and lowered in cost, eliminates cell replacement, and can electrically measure the flow of water under measurement without wiring a power source line and a water cell which can be effectively used in the measuring apparatus or the like.例文帳に追加

装置の小型化と低コスト化を図ると共に、電池の交換作業が不要となり、電源線を配線することなく電気的に被計測水の流量を計測することができる水流量計測装置の提供、及び同計測装置等において効果的に使用可能な水電池を提供する。 - 特許庁

When the bus bar and the solar cell element is temporarily assemble in a manufacturing line of the bus bar, the bus bar is correctly placed at a setting position, and the solar cell element is sucked to be temporarily assembled to the bus bar, thereby capable of reducing the occurrence of the defective products without the occurrence of dislocation.例文帳に追加

本発明ではバスバーの製造ラインでバスバーと太陽電池素子の仮組み時にバスバーを設定位置に正確に載置するとともに太陽電池素子を吸引してバスバーと仮組みするように構成したので、位置ずれを生じることが無く不良品の発生を少なくすることができた。 - 特許庁

The back plate 4 is formed so that each thin part small in thickness is nearly coincident with the center line between the solar cell elements 2 adjacent to each other, and each solar cell element 2 is arranged so that a high conversion efficiency surface is directed to the back side of a light incident surface for entering incident light.例文帳に追加

背面板４は、隣接する太陽電池素子２の中心線に厚さの薄い薄肉部位がほぼ一致するように形成され、太陽電池素子２は、高変換効率面が、入射光が入射する光入射面の裏面側を向くように配置されている。 - 特許庁

The plasma address display device has a flat panel structure formed by superposing a plasma cell 2 having discharging channels X arranged in the direction of line, and a display cell 1 having signal electrodes Y arranged in the direction of row, and matrix-shaped pixels are formed at the part where respective discharging channels X and the signal channels Y are crossing.例文帳に追加

プラズマアドレス表示装置は、行状の放電チャネルＸを備えたプラズマセル２と、列状の信号電極Ｙを備えた表示セル１とを重ねたフラットパネル構造を有し、各放電チャネルＸと各信号電極Ｙとが交差する部分に行列状の画素が形成されている。 - 特許庁