「Cell Line」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

When activating a word line 30 in afterward reading, since the bit line pair 31, 32 are put in a state that the potentials become an intermediate voltage lower than the power source voltage, the current driving capability of the access transistors 11, 21 are virtually reduced and a static noise margin of a memory cell 10 increases.例文帳に追加

その後の読み出しにおいてワード線３０を活性化する際、ビット線対３１，３２は電源電圧よりも低い中間電位となった状態のため、アクセストランジスタ１１，２１の電流駆動能力が見かけの上で下がり、メモリセル１０のスタティックノイズマージンが大きくなる。 - 特許庁

Since the connection of a memory cell block with the plate line is obtainable without using a contact cBE-M1 between the bottom electrode of the ferroelectric capacitor-plate line metal wiring, a deterioration of the ferroelectric capacitor due to a process damage caused by the formation of the above contact can be eliminated.例文帳に追加

プレート線と、メモリセルブロックとの接続を、強誘電体キャパシタの下部電極−プレート線金属配線間のコンタクトｃＢＥ−Ｍ１を用いずに実現出来るため、上記コンタクト形成に起因するプロセスダメージによる強誘電体キャパシタの劣化を無くすることが出来る。 - 特許庁

Branch pipe lines 3a are formed between an entrance pipe line 3 and an exit pipe line 5 both of which are formed outside this fuel cell, and the direction of reaction gas to be fed to and exhausted from plural layered products 1a, 1b are changed according to an open/closing states of plural valves 6-9 formed in the branch pipe lines 3a.例文帳に追加

燃料電池外部に設けた入口３および出口配管５間に分岐配管３ａを設け、この分岐配管３ａに設けられた複数個のバルブ６〜９の開閉状態に応じて複数個の積層体１ａ、１ｂに供給、排出する反応ガスの流れの向きを変える。 - 特許庁

In order to distinguish a defective block in a memory cell array, the defective block data is written into the defective block so that the threshold voltage of all or a specific part of memory cells in the defective block may be larger than the word line voltage VB applied to a selection word line when reading low-order page data.例文帳に追加

メモリセルアレイ中の不良ブロックを区別するため、不良ブロック中のメモリセルの全部又は特定の一部の閾値電圧が、下位ページデータを読み出す場合に選択ワード線に印加されるワード線電圧ＶＢより大きくなるよう、不良ブロックへの不良ブロックデータの書き込みを行なう。 - 特許庁

A SRAM memory cell 1 comprises two N channel MOS transistors 13, 13' connected in series between a storage node N1 and a line of a ground potential GND and two N channel MOS transistors 14, 14' connected in series between a storage node N2 and a line of a ground potential GND.例文帳に追加

ＳＲＡＭのメモリセル１は、記憶ノードＮ１と接地電位ＧＮＤのラインとの間に直列接続された２つのＮチャネルＭＯＳトランジスタ１３，１３′と、記憶ノードＮ２と接地電位ＧＮＤのラインとの間に直列接続された２つのＮチャネルＭＯＳトランジスタ１４，１４′とを含む。 - 特許庁

In a semiconductor integrated circuit device, a data signal DO is read from the selected memory cell MC while maintaining the word line WL corresponding to the selected memory cell MC at an "H" level during an RMW operation, a data signal read from a register 4 is added to the data signal DO to generate a write data signal DI, and the data signal DI is written in the selected memory cell MC.例文帳に追加

この半導体集積回路装置では、ＲＭＷ動作時に、選択メモリセルＭＣに対応するワード線ＷＬを「Ｈ」レベルに維持したまま、選択メモリセルＭＣからデータ信号ＤＯを読み出し、そのデータ信号ＤＯにレジスタ４から読み出したデータ信号を加算して書込データ信号ＤＩを生成し、そのデータ信号ＤＩを選択メモリセルＭＣに書き込む。 - 特許庁

A jitter calculating method includes the steps of: calculating a line voltage supplied to each of a plurality of cells as a supply voltage from circuit data to generate supply voltage data; calculating a cell delay amount at each of the plurality of cells to calculate cell delay data; and calculating a signal jitter value at an end point from the cell delay data to generate jitter data.例文帳に追加

回路データに基づいて、複数のセルの各々に供給される電源電圧を供給電圧として算出し、供給電圧データを生成するステップと、複数のセルの各々についてセル遅延量を計算し、セル遅延データを計算するステップと、セル遅延データに基づいて、終点における信号のジッタ値を計算し、ジッタデータを生成するステップとを具備する。 - 特許庁

The pressure of a line including a measuring cell section is reduced and specific fluid is introduced to the reaction section, fluid containing the reactive substance that is generated by reacting with the specific constituent in the sample is introduced into the measuring cell section, and the specific space including the cell section is enclosed for measurement, thus calculating the amount of the specific constituent in the sample.例文帳に追加

測定セル部を含めたラインを減圧状態にして所定の流体をその反応部に導入し、試料中の特定成分と反応させて発生する反応物質を含む流体を測定セル部に導入して、前記セル部を含む所定の空間を密閉状態にして測定することにより試料中の特定成分量を算出する方式を採用する。 - 特許庁

In the case that a cell transmission scheduler 101 receiving data from a PBX 105, a leased line router 106, an FR router 107 and a LAN 108 transmits a corresponding ATM cell to an ATM channel 110, the cell transmission scheduler 110 adjusts transmission start timing of ATM cells transmitted at an equal interval via each VC so that they do not collide with each other and transmits them to an ATM network via each VC.例文帳に追加

ＰＢＸ１０５、専用線ルータ１０６、ＦＲルータ１０７、ＬＡＮ１０８からのデータを受信して、セル送信スケジューラ１０１は、対応するＡＴＭセルをＡＴＭ回線１１０に送出するに際して、各ＶＣを介して等間隔に送信するＡＴＭセルを、相互に衝突しないように送信開始タイミングを調整し、各ＶＣを介してＡＴＭ網に送信する。 - 特許庁

The humidifier 1 for the fuel cell includes an airflow passage 31 which supplies air to the fuel cell, a cathode offgas passage 32 which discharges cathode offgas from the fuel cell 2, wherein the cathode offgas passage 32 has a slewing portion 8 which generates a slewing flow to the cathode offgas, and an outer peripheral portion of the slewing portion 8 is connected to the airflow passage 31 through a connecting line 34.例文帳に追加

燃料電池用加湿装置１は、空気を燃料電池に供給する空気流路３１と、カソードオフガスを前記燃料電池２から排出するカソードオフガス流路３２と、を備え、カソードオフガス流路３２はカソードオフガスに旋回流を生じさせる旋回部８を有し、この旋回部８の外周部が接続路３４を介して空気流路３１に接続されている。 - 特許庁

Column lines BL0-BLn are connected with a read amplifier 3, and to read a data signal DA from a selected memory cell MC3 via the column line BL2 connected with the selected memory cell MC3, or to write the data signal DA in the sel.ected memory cell MC3, row lines WL0-WLm can be connected to a selection signal terminal GND.例文帳に追加

列ラインＢＬ０〜ＢＬｎは読み出し増幅器３と接続されており、選択されたメモリセルＭＣ３と接続された列ラインＢＬ２を介して、その選択されたメモリセルＭＣ３からデータ信号ＤＡを読み出すために、またはその選択されたメモリセルＭＣ３へデータ信号ＤＡを書き込むため、行ラインＷＬ０〜ＷＬｍはそれぞれ選択信号用端子ＧＮＤと接続可能である。 - 特許庁

The semiconductor memory is composed of a transistor TRA for selection (A) and a memory cell MCAM composed of a first electrode 21, a capacitor layer 22 and a second electrode 23 (B), the first electrode 21 is connected, via the transistor TRA for selection, to a bit line BLA and a thermal diffusion layer 25 is formed on or above the memory cell MCAM or under or below the memory cell.例文帳に追加

半導体メモリは、（Ａ）選択用トランジスタＴＲ_Aと、（Ｂ）第１の電極２１とキャパシタ層２２と第２の電極２３とから成るメモリセルＭＣ_AMから構成され、第１の電極２１は選択用トランジスタＴＲ_Aを介してビット線ＢＬ_Aに接続され、メモリセルＭＣ_AMの上若しくは上方、あるいは又、メモリセルの下若しくは下方には、熱拡散層２５が形成されている。 - 特許庁

When starting a fuel cell 50, a reformer 40 and the fuel cell 50 are heated by heat generated by an engine 30 by flowing water within a circulating pipe line 81 of a temperature-adjusting device 80 in order of the engine 30, the reformer 40 and the fuel cell 50 and methanol aqueous solution supplied to the reformer 40 is heated by heat of exhaust gas of the engine 30.例文帳に追加

燃料電池５０の始動時には、温度調節装置８０の循環管路８１内に水をエンジン３０，改質器４０，燃料電池５０の順に流してエンジン３０が発生する熱により改質器４０や燃料電池５０を加温すると共に、エンジン３０の排ガスの熱により改質器４０に供給するメタノール水溶液を加温する。 - 特許庁

A method for programming the semiconductor memory device includes the steps of: charging at least one inhibit string channel connected to a program bit line among a plurality of bit lines and at least one channel among inhibit strings connected to an inhibit bit line, to a precharge voltage supplied to a common source line; and boosting the precharged channel by supplying a word line voltage to a plurality of cell strings.例文帳に追加

本発明による半導体メモリー装置のプログラム方法は、複数のビットラインの中でプログラムビットラインに連結される少なくとも１つのインヒビットストリングのチャンネルと、インヒビットビットラインに連結されるインヒビットストリングの中で少なくとも何れか１つのチャンネルとを共通ソースラインに供給されるプリチャージ電圧に充電する段階と、ワードライン電圧を複数のセルストリングに供給してプリチャージされたチャンネルをブースティングさせる段階と、を有する。 - 特許庁

A word line 8a which also serves as a gate electrode 8b and has the first impurity concentration is left at the memory cell part, and the gate electrode 8b which has the second impurity concentration is left at the logic circuit part.例文帳に追加

このとき、メモリセル部においては、ゲート電極を兼ね、かつ第１の不純物濃度とされたワード線を残し、ロジック回路部においては、第２の不純物濃度とされたゲート電極を残す。 - 特許庁

To provide a semiconductor storage device which writes a plurality of threshold voltages at high speed without increasing potential (Vpass) of non-selected word line, while preventing erroneous writing to a non-selected cell.例文帳に追加

非選択セルの誤書き込みを防止するとともに、非選択ワード線の電位（Ｖｐａｓｓ)を高くすることなく、複数の閾値電圧を高速に書き込むことが可能な半導体記憶装置を提供する。 - 特許庁

On a cell holder 26, two lines of sample installation places are arranged in the staggered arrangement, and in either line of the sample installation places, measurement light flux can be measured without passing through another sample installation place.例文帳に追加

セルホルダ２６の上に2列で千鳥構造となるように試料設置場所を配置し、いずれの列の試料設置場所でも測定光束が他の試料設置場所を通過しないで測定できるようにする。 - 特許庁

As a swollen out part 31 of the thermoset AFC 6 is present at a terminal of the cell 16 thereby, no disconnection of the signal line 3 occurs by a stress even in the case of benidng the FPC 5.例文帳に追加

これにより、セル１６の端部には、ＡＦＣ６が熱硬化してはみ出した部分３１が存在するので、ＦＰＣ５を折り曲げた場合にもストレスにより信号線３に断線が生じない。 - 特許庁

Each pair of bit line is integrated to a separate memory cell from each redundant row of pairs of redundant row, therefore, both of true version and complement version of a data value are kept by the pair of redundant row.例文帳に追加

各ビット線対は冗長行対の各冗長行から別個のメモリセルへ結合しており、従ってデータ値の真バージョンと補元バージョンの両方が冗長行対によって維持される。 - 特許庁

To provide new proteins, referred to as truncated glial cell line-derived neurotrophic factor (truncated GDNF) proteins, which promote dopamine uptake by dopaminergic cells and promote the survival of nerve cells.例文帳に追加

ドーパミン作動性細胞によるドーパミン取り込みを促進し、神経細胞の生存を促進する截形グリア細胞系由来神経栄養因子（截形ＧＤＮＦ）タンパク質と呼ぶ新規タンパク質を提供する。 - 特許庁

In a SRAM, a power source of a word line driver 21 is supplied from a series node of a first transistor and a second transistor being same type and same size as a transfer transistor and a driver transistor of a memory cell 22 respectively.例文帳に追加

ＳＲＡＭは、メモリセルのトランスファトランジスタ及びドライバトランジスタと夫々同型式、同サイズの第１トランジスタ及び第２トランジスタの直列ノードからワード線ドライバの電源を供給する。 - 特許庁

To solve the problem with integration of conventional DRAM, in which: the configuration is complicated or the characteristics of a circuit need to be sacrificed because a bit line is formed between a capacitor and a cell transistor.例文帳に追加

従来のＤＲＡＭでは、ビット線をキャパシタとセルトランジスタの間に形成するため、構造が複雑であったり、回路の特性を犠牲にしたりする必要があり、集積化の面で大きな障害となっている。 - 特許庁

Word line drive circuits (6, 7) are assigned to two memory cell arrays (1, 2 or 2, 3) via each connecting node (4, 5) so that the drive circuit area is substantially reduced by half.例文帳に追加

本発明は、ドライバ回路面積が実質的に半減され得るように、ワード線ドライバ回路（６、７）が、それぞれ連結節点（４、５）を通じて２つのメモリーセルアレイ（１、２または２、３）に配属されている。 - 特許庁

Each section 1 has a cell group consisting of a plurality of memory cells 11, a section selecting circuit 12, a word line selecting circuit 13, a column selecting circuit 14, a sense amplifier 15, a write circuit 16.例文帳に追加

各セクション１は、複数のメモリセル１１からなるセル群と、セクション選択回路１２と、ワード線選択回路１３と、カラム選択回路１４と、センスアンプ１５と、書き込み回路１６とを有する。 - 特許庁

Accordingly, this transgenic cell line is useful for elucidating the mechanism of the disease production and provide a new therapeutic method that can minimize the clinical symptoms of patients with the disease.例文帳に追加

従って、このトランスジェニックラインは、該病気を産生するメカニズムを研究するのに有用であり、また、該病気の患者の臨床症状を最少にするのに貢献する新たな治療を証明する。 - 特許庁

The use of the cell line enables the investigation of chemical resistance, response to environmental variation, etc., of scorpion fish in a short time at a low cost and the acquisition of data having high reliability.例文帳に追加

この細胞株を用いれば、カサゴの薬物耐性や、環境変化に対する応答性などを短時間且つ低コストで調査することが可能となり、しかも再現性の高いデータの取得が可能になる。 - 特許庁

A control circuit adds a value obtained by adding a particular potential stored in a particular potential storage to a threshold stored in an adjacent memory cell threshold storage to a gate potential of the source line side depletion-type FET, in the read operation.例文帳に追加

制御回路は、読み出し時に、隣接メモリセル閾値記憶部に記憶された閾値に特定電位記憶部に記憶された特定電位を足した値を、ソース線側デプレッションタイプＦＥＴのゲート電位に加える。 - 特許庁

To obtain an EPROM write-in circuit which can keep always a fixed write-in time by adjusting the voltage level to be applied at the time of write-in operation to an EPROM level and applying the voltage to a bit line of a cell.例文帳に追加

ＥＰＲＯＭへの書き込み動作の際に印加される電圧レベルを調節してセルのビットラインに印加し、常に一定な書き込み時間を維持し得るＥＰＲＯＭ書き込み回路を提供する。 - 特許庁

A word contact 17b connected to a common word line is formed on each end of a cell, word transistor Qn3 and Qn4 are arranged aside in the directions of the word contacts 17b.例文帳に追加

共通ワード線１８に接続するためのワードコンタクト１７ｂがセルの両端部に形成され、ワードトランジスタＱｎ３，Ｑｎ４が、このワードコンタクト１７ｂが存在する方向に寄せて配置されている。 - 特許庁

To improve the yield of the manufacturing process of a liquid crystal display device which proceeds in an in-line system or an automation process by preventing the deterioration of a display characteristic at the severing of a substrate into a unit cell.例文帳に追加

インラインシステムまたは自動化工程で進行する液晶表示装置の製造工程で、セル単位に基板を分離する時に表示特性が低下するのを防止して工程の収率を向上させる。 - 特許庁

According to this, the space between cells can be regularly filled with the background of the table of the bottom layer by simple processing, and the inside of the frame of the transparent cell is filled with the background of the line one layer below.例文帳に追加

これにより、簡易な処理によりセル間のスペースを常に最下層の表の背景で埋めることができると共に透明なセルの枠内を一つ下層の行の背景で埋めることができる。 - 特許庁

When the memory cell is selected, a selection signal SEL for setting the first additional FET in an ON state is supplied to the gate terminal of the first additional FET/N1 through a selection signal supply line L1.例文帳に追加

メモリセルの選択時に、第１の追加ＦＥＴをオン状態とする選択信号ＳＥＬを、選択信号供給線Ｌ１によって第１の追加ＦＥＴ・Ｎ１のゲート端子に供給する。 - 特許庁

When the switch element S1 is opened to start a sense amplifier 6, the data read from the memory cell M02 to be stored in the bit line BL102 of the bottom array block is output to the outside of a flash memory.例文帳に追加

スイッチ素子Ｓ１を開いてセンスアンプ６を起動すれば、メモリセルＭ０２から読み出されてボトムアレイブロックのビット線ＢＬ１０２に保持されているデータを、フラッシュメモリの外部に出力することができる。 - 特許庁

Each gate electrode 7a, 7b, 8a, 8b of six MISFETs consisting the SRAM cell is extending therethrough in a line along the parallel direction (the direction of X) to the long side of the semiconductor chip.例文帳に追加

ＳＲＡＭセルを構成する６個のＭＩＳＦＥＴのそれぞれのゲート電極７ａ、７ｂ、８ａ、８ｂは、半導体チップの長辺と平行な方向（Ｘ方向）に沿って一列に延在している。 - 特許庁

In the wiring layer formation area 63, a wiring pattern 64 for sampling signal input, a wiring pattern 65 for image signal sampling and an image signal line 66 are utilized to configure a cell gap control area.例文帳に追加

この配線層形成領域６３では、サンプリング信号入力用配線パターン６４、画像信号サンプリング用配線パターン６５、画像信号線６６を利用してセルギャップ制御領域を構成する。 - 特許庁

Tabulation value data are included in the tabulation result data, and data ID constituting the tabulation value, the data ID displayed in a cell specified with a line number, and a string number is included in the tabulation result detail data.例文帳に追加

集計結果データには集計値データが含まれ、集計結果詳細データには、行番号及び列番号で特定されるセルに表示され集計値を構成するデータＩＤが含まれる。 - 特許庁

To provide a semiconductor device having an I/O cell which can reinforce a power wiring line and can reduce a cost without involving an increase in substrate surface area.例文帳に追加

本発明は、Ｉ／Ｏセルを備えた半導体装置に関し、基板面積の増大を招くことなく電源配線の補強ができ、低コスト化を図ることができる半導体装置を提供することを目的とする。 - 特許庁

To provide a layout structure for a semiconductor integrated circuit, which can prevent thinning or disconnection of metal wiring near a cell boundary line without being accompanied by increase in the data volume or processing time for OPC correction.例文帳に追加

ＯＰＣ補正のデータ量や処理時間の増大を伴うことなく、セル境界線に近いメタル配線の細りや断線を防止可能な半導体集積回路のレイアウト構造を提供する。 - 特許庁

With respect to each cell arrangement point Q, amplitude A and phase θ of the composite wave of object light rays emitted from a plurality of sample points on the corresponding image contour line are determined by calculation.例文帳に追加

個々のセル配置点Ｑについて、対応する画像輪郭線上の複数のサンプル点から放出された物体光の合成波の振幅Ａおよび位相θを演算によって求める。 - 特許庁

The cell line stably expresses HA-5-HT_6R to increase detection efficiency of a ligand selectively acting on HT_6R and is usable for investigation of proteins bonding with HT_6R.例文帳に追加

本発明の細胞株は、HA-5-HT_6Rを安定的に発現することにより、HT_6Rに選択的に作用するリガンドの検出効率を増加させて、HT_6Rと結合するタンパク質研究に有用に使用することができる。 - 特許庁

To constitute a circuit so that the ratio of bit line capacitance to the capacitance of a ferroelectric capacitor can be selected over further wider range, in a circuit for reading out a memory cell provided with a ferroelectric capacitor.例文帳に追加

強誘電体キャパシタを備えたメモリセルを読み出すための回路において、ビット線容量と強誘電体キャパシタの容量との比をいっそう広い範囲にわたり選択できるように構成する。 - 特許庁

These lead wiring layers 11a and 11c are formed on an insulation layer 10, which is same with the insulation layer where a conducting layer for a bit line of memory cell region is formed.例文帳に追加

これらの引き出し配線層１１ａ、１１ｃは同一の絶縁層１０上に形成されており、かつメモリセル領域のビット線用導電層と同一の絶縁層１０上に形成されている。 - 特許庁

A positive permeability medium is an existing microstrip line, and the unit cell has a two-dimensional structure where metallic strips are connected in four directions, and the ground conductor is arranged on the entire rear surface of the dielectric substrate.例文帳に追加

正透磁率媒質は既存のマイクロストリップ線路であり、単位セルは金属ストリップを四方に接続した二次元構造で、誘電体基板の裏面には全面にわたって接地導体が配置される。 - 特許庁

The detection circuit 5 detects that the voltage of the reference bit line RBL is equal to or less than a set voltage to output a control signal for driving the sense amplifier 9 of the memory cell 11 during a reading operation.例文帳に追加

検出回路５は、読み出し動作時に、リファレンスビット線ＲＢＬの電圧が設定電圧以下になったことを検出して、メモリセル１１のセンスアンプ９駆動用の制御信号を出力する。 - 特許庁

The polymorphism scanning of the coding region of flt-1 gene on cDNA formed from the total RNA isolated from a lymphoblast-like cell line induced from a non-relative individual.例文帳に追加

血縁関係のない個体から誘導したリンパ芽球様セルラインから単離した総ＲＮＡから生成させたｃＤＮＡ上で、ｆｌｔ−１遺伝子のコード化領域の多型性スキャンを実施した。 - 特許庁