「Cell Line」に関連した英語例文の一覧と使い方(48ページ目) - Weblio英語例文検索

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁

In this ladder diagram editing system, cell size in each line of a ladder diagram in an input condition editing area 44a is automatically adjusted by line or by row in a matrix direction according to an arrangement of ladder components, and size of an operation output editing area is also automatically adjusted according to the arrangement of the ladder components.例文帳に追加

本ラダー図編集方式は、入力条件編集エリア４４ａにおけるラダー図各行のセルサイズが、ラダー部品の配置形態に応じて行単位あるいは列単位で行列方向に自動調整され、また、操作出力編集エリアのサイズが、ラダー部品の配置形態に応じて自動的に調整される。 - 特許庁

A macro cell 130 is equipped with a power source terminal 132 and a ground terminal 133 having conductive areas 132a and 133a formed as one contact by means of automatic placement and routing, and the power line and the ground line of the semiconductor integrated circuit device are formed for the power source terminal and the ground terminal.例文帳に追加

マクロセル１３０には、自動配置配線にて一つの接点として形成される導通面積１３２ａ，１３３ａを有する電源端子１３２及びグランド端子１３３を配置し、上記電源端子及びグランド端子に対して半導体集積回路装置の電源配線及びグランド配線を配置するようにした。 - 特許庁

An overhead line mounted illuminating lamp comprises a rest 1 consisting of a cylindrical member for holding the line 50, a current transformer 20 fixed to the rest 1, a plurality of light emitting units 31 attached to a support 4, a controller 40 for controlling the drive of a light emitting element, a solar cell 5, and a cylindrical case 7.例文帳に追加

架線装着形照明灯は、架線５０を把持する円筒形部材よりなる台座１、台座１に固定される変流器２０、支持体４に取り付けられた複数個の発光ユニット３１、発光素子の駆動を制御する制御部４０、太陽電池５および円筒形のケース７よりなる。 - 特許庁

The semiconductor memory includes bit lines transmitting data of a memory cell, a sense amplifier circuit connected to the bit lines and amplifying data appearing in the bit line by access from the outside, and a latch circuit connected to the bit lines together with the sense amplifier circuit and amplifying and latching data to be refreshed appearing in the bit line.例文帳に追加

半導体記憶装置は、メモリセルのデータを伝播するビット線と、該ビット線に接続され外部からのアクセスにより該ビット線に現れるデータを増幅するセンスアンプ回路と、該ビット線に該センスアンプ回路と共に接続され該ビット線に現れるリフレッシュ対象のデータを増幅してラッチするラッチ回路を含む。 - 特許庁

Therefore, a warming mechanism 23 is arranged on an electrolytic water line to warm the raw water flowing in the electrolytic cell supply pipe 17, so that each of the anode and the cathode is restrained from being deteriorated due to the low temperature.例文帳に追加

このため、電解水ラインには加温機構２３を配設し、この加温機構２３により、電解槽供給管１７を流れる原水を加温することでこの低温による電極の劣化を抑制する。 - 特許庁

The decoupling capacity is easily generated in a most effective insertion position by exchanging an aspect ratio of a block, changing a position of the block or changing a cell line.例文帳に追加

また、ブロックの縦横比すなわちアスペクト比を代えたり、ブロック位置を変えたり、セルラインを変更したりすることにより、最も効果高い挿入位置にデカップリング容量を容易に生成するようにしたことを特徴とする。 - 特許庁

Consequently, electric potential variations of the virtual power supply line caused by a complicated influence of operation states of a plurality of the logic cells can be prevented, and hence it is possible to estimate accurate delay characteristics for every logic cell.例文帳に追加

これにより、複数の論理セルの動作状態が複雑に影響しあって生じる仮想電源ラインの電位変動を防ぐことができ、論理セルごとに正確な遅延特性を見積もることが可能になる。 - 特許庁

A bit line BLDn comprises an extension part 17 extending in the column direction along the memory cells 10, and the contact plug 14 connected to the access transistor of each memory cell (not shown in the Fig.) formed in the Si substrate 15.例文帳に追加

ビット線ＢＬＤｎは、メモリセル群１０に沿って列方向に延びる延伸部１７と、Ｓｉ基板１５に形成された各メモリセルのアクセストランジスタ（不図示）に接続されたコンタクトプラグ１４とを有している。 - 特許庁

A redundant switching part avoids a defective regular memory cell in accordance with the first and the second pieces of defective position information, and successively connects normal regular memory cells and the first and the second redundant memory cells to a signal line.例文帳に追加

冗長切替部は、第１および第２不良位置情報に応じて、不良のレギュラーメモリセルを避けて、正常なレギュラーメモリセルと第１および第２冗長メモリセルとに信号線を順次に接続する。 - 特許庁

(1) A separator of a solid polymer type fuel cell is put with its face on a vertical line in use, the inside space of which is divided by slanted partition walls so that gas flow channel 27 meanders toward left and right.例文帳に追加

（１）固体高分子型燃料電池でセパレータ面を鉛直にして用い、セパレータ面内をガス流路２７、２８が左右方向に蛇行するように仕切壁２８で区画し、その仕切壁２８を傾斜させた。 - 特許庁

The terminal N1 is connected to the bit lines BBL, BL through block selection transistors BST0, BST1, the terminal N2 is connected to plate lines BPL, PL, a gate of each cell transistor is connected to a word line WL.例文帳に追加

端子Ｎ１はブロック選択トランジスタＢＳＴ０，ＢＳＴ１を介してビット線ＢＢＬ，ＢＬに接続され、端子Ｎ２はプレート線ＢＰＬ，ＰＬに接続され、各セルトランジスタＴのゲートがワード線ＷＬに接続される。 - 特許庁

The charge protection device 16 comprises an electromagnetic cut-off valve which conducts and closes the fuel charge line 13 by opening and closing operation and a small size fuel cell for supplying power to the electromagnetic cut off valve.例文帳に追加

充填保護装置１６は、開閉動作によって燃料充填ライン１３を連通或いは閉塞させる電磁遮断弁や、この電磁遮断弁に電力供給を行う小型燃料電池を備える構成とする。 - 特許庁

Each of these plural blocks B1-B35 is provided with one of sub-read lines SR1-SR35, and a display data read from one memory cell in each block is transmitted through the sub-read line.例文帳に追加

この複数のブロックＢ１〜Ｂ３５の各々には、サブ読み出し線ＳＲ１〜ＳＲ３５の１本が設けられ、各ブロック中の一つのメモリセルより読み出される表示データがサブ読み出し線を介して伝送される。 - 特許庁

To reduce an area occupied by selection transistors which are arranged between a main bit line and sub-bit lines to reduce power consumption by reducing excess charges/discharges in a non-selected memory cell block in block erasure.例文帳に追加

ブロック消去時における非選択メモリセルブロックでの余分な充放電を低減し消費電力を少なくするための、主ビット線と副ビット線の間に設ける選択トランジスタの占める領域を縮小する。 - 特許庁

When binary data is read out from one page of the memory cell array 21, a voltage generating circuit 31 generates read-out voltage being lower than read-out voltage when multi-level data is read out, and supplies it to a word line of a non-selection page.例文帳に追加

電圧発生回路３１は、メモリセルアレイ２１の１つのページから２値データを読み出すとき、多値データを読み出すときの読み出し電圧より低い読み出し電圧を発生し、非選択ページのワード線に供給する。 - 特許庁

To provide a semiconductor storage capable of reducing power consumption by charge/discharge currents, such as a bit line, and power consumption by the gate leak current of a memory cell in a unselective array.例文帳に追加

ビット線などの充放電電流による消費電力を低減させるとともに、非選択列におけるメモリセルのゲートリーク電流による消費電力を低減させることも可能な半導体記憶装置を提供する。 - 特許庁

When a normal read operation is performed in this state, a storage cell 11 outputs an output signal onto a data line DL, where the gate insulation film of the e-fuse element 12 is possibly in a broken state.例文帳に追加

この状態において、通常のリード動作を行うと、あたかもｅ−ｆｕｓｅ素子１２のゲート絶縁膜が破壊状態にあるかのような出力信号が、記憶セル１１よりデータ線ＤＬ上に出力される。 - 特許庁

By reducing the parasitic capacitance of the sub-bit line and increasing the off resistance of a cell transistor as necessary in the divisional bit method, the capacitance of a capacitor can be set to 1/10 of a normal DRAM or less.例文帳に追加

分割ビット方式でサブビット線の寄生容量が低減し、かつ、セルトランジスタのオフ抵抗を必要に応じて高いものとすることによって、キャパシタの容量を通常のＤＲＡＭの１／１０以下とすることができる。 - 特許庁

The respective output lines 25 and 35 of the circuits 2, 3 are partly made to be formed adjacent to a part of an output line 13 of the logic cell 1, so that a crosstalk generator 4 is formed to generating a specific crosstalk phenomenon.例文帳に追加

そしてクロストーク・遅延生成回路２、３の各出力ライン２５、３５の一部を、論理セル１の出力ライン１３の一部に隣接させて、所定のクロストーク現象を発生させるクロストーク発生部４を形成する。 - 特許庁

To provide a semiconductor device in which wasteful charging and discharging currents can be prevented from being made to flow to the bit line of a reference potential side while a sense amplifier senses and when shift is made from precharging in a memory cell to data reading.例文帳に追加

センスアンプによるセンス中や、メモリセルにおけるプリチャージからデータの読み出しに移る際に、参照電位側のビット線に無駄な充放電電流が流れるのを防止できる半導体装置を提供する。 - 特許庁

This device includes a plurality of memory cells connected to bit lines and a sense amplifier which includes an initial charge circuit performing the initial charging of bit lines, detects a current value flowing in the bit line and determines read data from each memory cell.例文帳に追加

ビット線につながる複数のメモリセルと、ビット線を初期充電する初期充電回路を含み、ビット線に流れる電流値を検出して各メモリセルからの読み出しデータを判定するセンスアンプとを備える。 - 特許庁

To enable autonomous operation which continuously feeds power to an important load by using an accumulator battery and a solar cell, even if a power feed line of a commercial system which feeds power to the important load is interrupted.例文帳に追加

重要負荷に電力供給を行う商用系統の給電ラインが停電しても、蓄電池及び太陽電池により重要負荷に継続して電力供給を行う自立運転を可能とする。 - 特許庁

To display a sheet preview which makes a user select a desired URL from a cell including a plurality of URLs different at each line without changing design or data added afterward in a sheet including a variable table.例文帳に追加

可変表を含む帳票において、デザインや後付けデータを変更することなく、ユーザが行毎に異なる複数のＵＲＬが含まれたセルから、所望のＵＲＬを選択可能な帳票プレビューを表示する。 - 特許庁

A bias is applied to the body of the transistor (N1) in the memory cell based on a write data signal previously transferred through the bit line (WBL) during data write operation, thereby reducing the threshold value (Vth) of the transistor (N1).例文帳に追加

データ書き込み時において事前にビット線（ＷＢＬ）により伝達される書き込みデータの信号に基づき、メモリセル内のトランジスタ（Ｎ１）のボディにバイアスを印加し、トランジスタ（Ｎ１）のしきい値（Ｖth）を低下させる。 - 特許庁

A bypass line 48 connects the input to the output of a DC/DC converter 38 so that the power generated by a fuel cell 36 is supplied to an inverter 44 without passing through the converter 38.例文帳に追加

バイパス線４８はＤＣ／ＤＣコンバータ３８の入力と出力との間をつなぎ、燃料電池３６で発生された電力をＤＣ／ＤＣコンバータ３８を介することなくインバータ４４に供給する。 - 特許庁

A memory cell array 12 comprises plural main word lines MW, plural sub-word lines SW corresponding to each main word line, and sub-word lines SW in the direction of column, and is divided into plural sub-arrays 13A-13H.例文帳に追加

メモリセルアレイ１２は複数のメインワード線ＭＷと、各メインワード線に対応する複数のサブワード線ＳＷとを含み、列方向のサブワード線ＳＷを含んで複数のサブアレイ１３Ａ〜１３Ｈに分割されている。 - 特許庁

To provide an non-volatile semiconductor storage provided with a test circuit which can test a memory cell for discriminating current and which can perform leak current screening of a bit line in a state in which data is not written.例文帳に追加

電流判定用メモリセルの試験が可能であり，かつ，データの書き込みが行われていない状態からのビットラインのリーク電流スクリーニングが可能なテスト回路を備えた不揮発性半導体記憶装置を提供する。 - 特許庁

The pressure reduction operation is conducted by current extraction operation from the fuel cell body 1, or purge operation for exhausting hydrogen gas to the outside of the system from the fuel line, by opening the hydrogen exhaust valve, or by concurrent use of both operation.例文帳に追加

この減圧操作は、燃料電池本体１からの電流取出操作、或いは水素排出弁２８を開いて燃料系から水素ガスを系外へ排出するパージ操作、或いは両者の併用により行う。 - 特許庁

A memory value of an adjacent one bit and a signal depending on adjacent two bits of an addition input are inputted to a CAM type memory cell consisting of MOS transistors, and a bit line is pulled down or pulled up according to an input value.例文帳に追加

隣接する１ビットのメモリ値と、加算入力の隣接する２ビットに依存する信号をＭＯＳトランジスタからなるＣＡＭ型メモリセルに入力し、入力値に従いヒット線をプルダウンないしはプルアップする。 - 特許庁

To provide a liquid crystal cell having such formation of the seal that when a liquid crystal is injected, permeation of the liquid crystal in the direction along a second seal line by the capillary action is prevented and that unnecessary consumption of the liquid crystal can be prevented.例文帳に追加

液晶充填時、毛細管現象により液晶が第２のシールライン方向に浸透することを防止するようにし、液晶の無駄な消費を防止可能なシール形成を有する液晶セルを提供する。 - 特許庁

To provide a production line that produces subassembly parts according to a production order of a production plan, while using cell production for production of subassembly parts having a large number of parts, and to provide its production control device.例文帳に追加

部品点数が多い小組部品の生産にセル生産を用いるとともに、生産計画の生産順位に従って小組部品の生産を行うことができる生産ラインおよびその生産管理装置を提供する。 - 特許庁

The direction and the size of a current between a commercial power system 8 and a power line network 6 is detected, and a system control device to control a group of fuel cell power generators 4 based on the detected information is provided.例文帳に追加

商用電力系統８と電力線網６の間の電流の方向及び大きさを検出し、その検出情報を基に燃料電池発電装置４の群を制御するシステム制御装置を設けた。 - 特許庁

A cooling water line 11 having a regulating valve 24, a flowmeter 25, a pump 26, and a heat exchanger 27 is only started during the shutdown period of the fuel cell power generation system, and the cooling water is intermittently circulated.例文帳に追加

燃料電池発電システムの停止期間中に、調整弁２４、流量計２５及びポンプ２６並びに熱交換器２７を備えた冷却水ライン１１のみを起動し、間欠的に冷却水を循環させる。 - 特許庁

The control circuit stops application of the voltage VUX to the bit line BL connected to the selected memory cell MC determined to be in a low resistance state in one sensing operation, and executes the next sensing operation.例文帳に追加

制御回路は、１つのセンス動作において低抵抗状態であると判定された選択メモリセルＭＣに接続されたビット線ＢＬへの電圧ＶＵＸの印加を停止して次のセンス動作を実行する。 - 特許庁

This method for producing an attenuated virus comprises a process of culturing a cell line infected with the virus and then performing the subculture of the infected cells without performing the reinoculation of the virus to the non-virus-infected cells.例文帳に追加

本発明の弱毒ウイルスの作出方法は、ウイルスが感染した株化細胞を培養し、次いで、ウイルス非感染細胞へのウイルスの再接種をすることなく、感染細胞を継代培養する工程を含む。 - 特許庁

The input/output test circuit 150 transmits the data of the write data lines WDA to WDd directly to the read data line RDA to RDd without through memory cell arrays in response to an input/output circuit test signal TST.例文帳に追加

入出力テスト回路１５０は、入出力回路テスト信号ＴＳＴに応答して、ライトデータ線ＷＤａ〜ＷＤｄのデータを、メモリセルアレイを介さずにリードデータ線ＲＤａ〜ＲＤｄに直接転送する。 - 特許庁

The bias supply line approximately orthogonal to the bias buses comprises a conductor for connecting each bias bus to the unit cell adjacent to the bias bus and conductors for connecting mutually adjacent unit cells.例文帳に追加

バイアス供給線は、バイアス母線に略直交するものであって、各バイアス母線と該バイアス母線に隣接する単位セルとを接続する導線と、互いに隣接する単位セルどうしを接続する導線からなる。 - 特許庁

The nonvolatile memory device includes a nonvolatile memory cell array including a plurality of nonvolatile memory cells connected to a plurality of word lines, and a word line voltage generator for generating first and second sequences of voltage pulses.例文帳に追加

不揮発性半導体メモリ装置は、複数のワードラインに接続された複数の不揮発性メモリセルを含む不揮発性メモリセルアレイと、第１及び第２電圧パルスシーケンスを発生させるワードライン電圧発生器とを含む。 - 特許庁

The row shaped discharging channels on which AC plasma discharging is conducted and switched in a line order and scanned, and image signals are applied to the column shaped signal electrodes of a display cell side to conduct display driving.例文帳に追加

ＡＣプラズマ放電が行われる行状の放電チャンネルを線順次で切り換え走査するとともに、この走査に同期して表示セル側の列状の信号電極に画像信号を印加し、表示駆動を行う。 - 特許庁

The unit cells of the red and blue colored patterns 32, 36 are line-sequentially arranged and formed in an area surrounded with each unit cell 34A and bridging part 34B of the colored pattern 34.例文帳に追加

レッドとブルーの着色パターン３２、３６のユニットセル３２Ａ、３６Ａは、線順次に配列され、着色パターン３４の各ユニットセル３４Ａ及び橋渡し部３４Ｂによって包囲された領域に形成されている。 - 特許庁

A plane mirror 9 is movable, and light dispersed spectrally from mirror 5 reaches a sample cell 11 when the mirror 9 is located in a position indicated by a doted line, and an absorbance by a sample is measured over the wide wavelength range.例文帳に追加

平面ミラー９は可動式であり、点線で示される位置にあるときはミラー５からの分光された光が試料セル１１に達し、広い波長範囲で試料による吸光度を測定することができる。 - 特許庁

A groove processing tool 2 for a thin film solar cell is held by a holder 17 and is reciprocated relative to the scheduled scribe line of a substrate together with the holder 17, to form a groove on the substrate.例文帳に追加

この薄膜太陽電池用溝加工ツール２は、ホルダ１７に保持され、ホルダ１７とともに基板のスクライブ予定ラインに沿って相対的に往復移動させて基板上に溝を形成するためのツールである。 - 特許庁

Main/sub-bit line structure is premised, clamp voltage is supplied to main bit lines (MB0 to MBm) from voltage supply elements (QPC0 to QPCm) in a period before and after read operation for a nonvolatile memory cell (MC).例文帳に追加

主・副ビット線構造を前提とし、不揮発性メモリセル（ＭＣ）に対する読み出し動作の前後の期間において電圧供給素子（ＱＰＣ０〜ＱＰＣｍ）から主ビット線（ＭＢ０〜ＭＢｍ）にクランプ電圧を供給する。 - 特許庁

Then, a display signal is imparted from a line sequential driver LSI 12 to the cell 24 of the block corresponding to the turned on analog switch 14 through common signal lines D1-Dn, and a liquid crystal display is performed.例文帳に追加

そして、オンとされたアナログスイッチ１４に対応するブロックのセル２４に線順次ドライバＬＳＩ１２から共通信号線Ｄ１〜Ｄｎを介して表示信号が与えられて液晶表示が行なわれる。 - 特許庁