「Cell Line」に関連した英語例文の一覧と使い方(51ページ目) - Weblio英語例文検索

This manufacturing method comprises (a) culturing a nervous necrosis virus by using a cell line to obtain a supernatant containing the virus and (b) treating the supernatant with an inactivating agent to form an aquatic nervous necrosis virus vaccine.例文帳に追加

（a）細胞株を一つ利用して神経壊死症ウイルスを培養することにより該ウイルスを含有する上澄み液を得ることと、（b）不活化剤により該上澄み液を処理して水産用神経壊死症ウイルスワクチンを形成することとを、含む。 - 特許庁

The trimming table including all address modes for the first line of a replaced regular cell array and the blower mode of a fuse array corresponding to their address mode is created, and the trimming of the semiconductor device is carried by the trimming table.例文帳に追加

置き換えられる正規のセルアレイの第１ラインに対するすべてのアドレスモードと、それぞれのアドレスモードに対応するヒューズアレイのブロアモードを含むトリミングテーブルが作成され、このトリミングテーブルを用いて半導体装置のトリミングが行なわれる。 - 特許庁

The present invention measures a concentration of ammonium persulfate in a state where autolysis thereof advances using a flow cell with absorbance of 300 to 350 nm in an ultraviolet region in a line where the ammonium persulfate is cyclically supplied through a pump or the like.例文帳に追加

自己分解が進んだ状態での過硫酸アンモニウムの濃度を、ポンプ等で循環供給するラインで、フローセルを利用して、紫外線領域における３００〜３５０ｎｍの吸光度により濃度測定を行うことを特徴とする。 - 特許庁

The leakage determination circuit 9, when leakage is determined to have occurred, opens a switching contact 4 provided on a power supply line L2 to shut off power supply from the fuel cell 1 to various power-consuming component parts.例文帳に追加

漏電判定回路９は、漏電が発生したと判定した場合に、電力供給ラインＬ２上に配設されている開閉接点４を開いて、燃料電池１から各種電力消費部品への電力供給を遮断する。 - 特許庁

And data read out with a word line potential being that at the time of program verifying are compared with data read out with a refresh verifying potential, write-in is performed by a write-in circuit 16 for a memory cell in accordance with this compared result.例文帳に追加

そして、プログラムベリファイ時と同じワード線電位にて読み出されたデータと、リフレッシュベリファイ電位にて読み出されたデータとを比較し、この比較結果に応じてメモリセルに対して書き込み回路１６により書き込みを行う。 - 特許庁

A system of an equation which associates measured positions of pairs of the peripheral marks with dilation of cells disposed along a line (s, s1, s2) connecting the pairs of the measured marks, that is an equation to calculate the dilation of each cell, can be solved.例文帳に追加

周辺マークのペアの測定位置を測定されたマークのペアを接続する線（ｓ，ｓ１，ｓ２）に沿って配置されたセルの膨張に関連付ける式であって各セルの膨張を計算する式の体系を解くことができる。 - 特許庁

The liquid crystal display panel includes a lower board 10 and an upper board 12 assembled by a seal line with a liquid crystal interposed therebetween and column spacers of which tilt angles are differently formed according to their locations, thereby maintaining the cell gap constant between the lower board and the upper board.例文帳に追加

液晶を間においてシールラインによって接合された下板１０及び上板１２と、位置によって側面傾斜角が異なるように形成され下板と上板との間のセルギャップを保持するコラムスペーサと、を具備する。 - 特許庁

In data writing, data write currents ±Iw to be supplied to a bit line pair BLP are supplied as reciprocating currents flowing in different directions in bit lines BL and /BL, respectively in a selected memory cell column.例文帳に追加

データ書込時において、ビット線対ＢＬＰに供給されるデータ書込電流±Ｉｗは、選択されたメモリセル列において、ビット線ＢＬおよび／ＢＬをそれぞれ異なる方向に流れる往復電流として供給される。 - 特許庁

Of these partition walls 113, a cell partition wall branching part 113b branching in the direction orthogonal to the ventilation direction (direction along the axial line D) has a closed hole 115 extending in the ventilation direction and having the other end face 112 side closed.例文帳に追加

セル隔壁１１３のうち、通気方向（軸線Ｄに沿う方向）に直交する方向に分岐するセル隔壁分岐部１１３ｂには、通気方向に延び、他方端面１１２側が閉塞された閉塞穴１１５を有している。 - 特許庁

The transistors QG are arranged in the 2nd region and each of them has a current passage with its 1st end connected to a bit line which is the read path of the signal from the cell and with its other 2nd end.例文帳に追加

複数のゲートトランジスタＱＧは、第２領域内に配設され、それぞれがセルからの信号読み出し経路である１つのビット線と接続された第１端および第１端の他方の第２端とからなる電流通路を有する。 - 特許庁

A distance across a pair of electrodes 2 installed in an electrolytic cell 3 to electrolyze raw water is made to be 1.6-4 mm, and a relative roughness of the electrode surface is made to be 1.5 μm or less as a center line average roughness.例文帳に追加

原水を電気分解すべく電解槽３に設けられた電極対２の電極間距離は、１．６ｍｍ〜４ｍｍとされるとともに、その電極表面の粗度は、中心線平均粗さで１．５μｍ以下とされる。 - 特許庁

To provide a compact partial oxidation type hydrogen producing device capable of reducing the heat loss in a reformer, a heating furnace and a pipe line part for connecting both to each other, shortening a stating time and free from the leakage of a gas, and a fuel cell system using the device.例文帳に追加

改質器、加熱炉及び両者を繋ぐ配管部での熱損失を低減し、コンパクトで、かつ、起動時間が短く、ガス漏れのない部分酸化式水素製造装置及び該装置を用いる燃料電池システムを提供すること。 - 特許庁

To obtain a semiconductor storage device that improves the access time by making equal the change in the voltage level of a main bit line being connected to a sense amplifier to the same even if any cell is selected, and by increasing a margin for setting a reference voltage.例文帳に追加

センスアンプに接続される主ビット線の電圧レベルの変化をどのメモリセルを選択した場合にも同様とし、リファレンスの電圧設定のマージンを大きくすることで、アクセスタイムを向上させる半導体記憶装置を提供する。 - 特許庁

In a semiconductor memory comprising memory cell arrays having a plurality of blocks B1-Bm, each block comprises a plurality of rows of EEPROM cells CT, row line means W11, W12,..., addressing means 37, 38, and a block selecting means 39.例文帳に追加

複数のブロックＢ1 〜Ｂm を有するメモリセルアレイを備えた半導体記憶装置において、各ブロックを、複数行のＥＥＰＲＯＭセルＣＴ、行線手段Ｗ11，Ｗ12，…、アドレス指定手段37，38及びブロック選択手段39で構成している。 - 特許庁

An impurity is added to the area at both sides of the word line of the memory cell part and the area at both sides of the gate electrode 8b of the logic circuit part of the surface layer of the semiconductor substrate to form the source/drain area 9a of a MISFET.例文帳に追加

半導体基板の表面層のうち、メモリセル部のワード線の両側の領域、及びロジック回路部のゲート電極の両側の領域に不純物を添加してＭＩＳＦＥＴのソース／ドレイン領域を形成する。 - 特許庁

To reduce the labor and time required for evaluation to the same level as the normal pressure solid oxide fuel cell, by controlling the opening of the pressure control valve installed in the exhaust line of the combustion gas so as to eliminate automatically the difference of pressure between the cell pressure and the pressurized container when the flow rate of reactive gas is freely changed.例文帳に追加

セルを所定の圧力に保ちながらデータを得ようとすると、ガスが供給される流量を変える度に（データの測定点を一つ得ようとする毎に）燃焼ガスの排気ラインに設置された圧力制御弁を調整しなければならず、そのためには多大な労力と時間がかかり、これらを解消することが本発明の課題である。 - 特許庁

The fuel cell system 1 creating reformed gas with a reformer 8 by using fluid fuel and generating power with a fuel cell by using the reformed gas comprises the burner 9 for heating reformed catalyst of the reformer 8, and a fluid fuel line L1 for circulating the fluid fuel introduced to the reformer 8 and the burner 9.例文帳に追加

燃料電池システム１は、改質器８で液体燃料を用いて改質ガスを生成し燃料電池で改質ガスを用いて発電するものであって、改質器８の改質触媒を加熱するバーナ９と、改質器８及びバーナ９に導入される液体燃料が流通する液体燃料ラインＬ１と、を備えている。 - 特許庁

The new human antibodies equipped with the human germ cell line VH3 and Vλ gene structures are provided with that a single strain antibody obtained from them individually or as combined, can bind specifically with a gene recombinant soluble human CD152(CTLA-4) antigen and also can react with an activated peripheral human T-cell elevating the expression of the CD152.例文帳に追加

ヒト胚細胞系ＶＨ３とＶλ遺伝子構造を具えた新規ヒト抗体であって、それが個別で、或いは組み合わされてなる単株抗体が遺伝子組換えの可溶性ヒトＣＤ１５２（ＣＴＬＡ−４）抗原と特異的に結合可能で、また、ＣＤ１５２表現を上昇する活性化周辺ヒトＴ細部との反応が可能である。 - 特許庁

One end of a power source line for each memory cell arranged in the direction of row of a memory cell group arranged in a matrix state is connected to two first and second power source supply ends each independent of the other through two switching means on-off-controlled by inverse logic based on a test mode switching signal for switching a test mode or a normal mode.例文帳に追加

マトリックス状に配置されたメモリセル群の行方向に配列された各々のメモリセル用電源線の一端は、テストモードと通常モードを切り替えるためのテストモード切替信号に基づき互いに反転論理でオン／オフ制御される２つのスイッチング手段を介してそれぞれ独立した２つの第１と第２の電源供給端に接続する。 - 特許庁

Acetyl fucoidan manufactured using Cladosiphon okamuranus TOKIDA as a raw material is dissolved in water and orally administered, thereby in a mouse in which a colon 26 cell which is a cell line of a mouse colon cancer origin is transplanted the intestines to develop the colon cancer, the weight loss and expansion of weight of malignant tumor is made to be significantly (P=0.05) reduced.例文帳に追加

養殖オキナワモズクを原料として製造されたアセチルフコイダンを水に溶かして経口投与することによって、マウス大腸癌由来の細胞ｃｅｌｌ ｌｉｎｅであるＣｏｌｏｎ ２６細胞を腸に移植して大腸がんを発症させたマウスの、体重減少と悪性腫瘍の重量の増大を有意（Ｐ＝０．０５）に減少させた。 - 特許庁

This is a preventive or therapeutic medicine for Japanese cypress pollen allergy containing, as an effective component, a peptide (#1-32 or #1-33) which is identified as a T cell epitope site on a Japanese cypress (hinoki) pollen allergen molecule by stimulating a T cell line established from a patient suffering from Japanese cypress pollen allergy with an overlap peptide covering the primary structure of the Japanese cypress pollen allergen.例文帳に追加

ヒノキ花粉症患者から樹立したＴ細胞ラインを、ヒノキ花粉アレルゲンの一次構造をカバーするオーバーラップペプチドで刺激することにより、ヒノキ花粉アレルゲン分子上のＴ細胞エピトープ部位として同定されたペプチド（＃１−３２または＃１−３３）を有効成分として含有する、ヒノキ花粉症の予防または治療剤。 - 特許庁

A distance D1 between polysilicon wirings 3b, 3a which form gates of NMOS transistors N1, N3 formed inside one memory cell 1 and arranged in the extension direction of the bit line is different from a distance D2 between the polysilicon wiring 3b and a polysilicon wiring 3b which becomes the gate of the NMOS transistor N1 formed inside the other memory cell 1.例文帳に追加

そして、一方のメモリセル１内に形成されビット線の延在方向に並ぶＮＭＯＳトランジスタＮ１，Ｎ３のゲートとなるポリシリコン配線３ｂ，３ａ間の間隔Ｄ１と、該ポリシリコン配線３ｂと他方のメモリセル１内に形成されるＮＭＯＳトランジスタＮ１のゲートとなるポリシリコン配線３ｂ間の間隔Ｄ２とが異なる。 - 特許庁

This deodorizing filter is so formed that deodorant is attached to and integrated with the open cell surface of open-cell polyolefine resin foam whose average air passing time is 10 seconds or less, average number of foams existing on a straight line of 25mm in length is 6-50, and average ratio of a film breaking area is 20-80%.例文帳に追加

平均空気通過時間が１０秒以下であり、長さ２５ｍｍの直線上に存在する平均気泡数が６〜５０個であり、平均破膜面積割合が２０〜８０％である連続気泡ポリオレフィン系樹脂発泡体の連続気泡表面に、脱臭剤を付着一体化させてなることを特徴とする脱臭フィルター。 - 特許庁

Each of the memory cells 20 contains a pillar 40 which is composed of a lower source/drain region 42 for a cell access transistor electrically connected to the connecting line 23, an upper source/drain region 44 for the cell access transistor, and at least one channel region 46 extending in the vertical direction between the lower source/drain region 42 and the upper source/drain region 44.例文帳に追加

各メモリセル２０は、接続線２３に電気的に接続された、セルアクセストランジスタのための下部ソース／ドレイン領域４２と、セルアクセストランジスタのための上部ソース／ドレイン領域４４と、下部ソース／ドレイン領域４２および上部ソース／ドレイン領域４４の間に垂直方向に延在する少なくとも１つのチャネル領域４６と、からなるピラー４０を含む。 - 特許庁

To provide a word line voltage regulation circuit that read-out margin can be sufficiently secured, erroneous reading of a cell is prevented, a noise can be reduced, operational reliability of an element can be improved by applying fixed voltage to a gate even when power source voltage is high voltage, when data are read out from a flash memory cell.例文帳に追加

フラッシュメモリセルを読み出すとき、高い電源電圧でもゲートに一定の電圧が印加されるようにすることで、読み出しマージンを十分確保することができてセルの誤判読を防止し、ノイズを減少させることができて素子の動作信頼性を向上させることができるワードライン電圧レギュレーション回路を提供すること。 - 特許庁

To disclose a technology for amplifying the sensing voltage level of cell data by utilizing a CMOS threshold voltage reference especially in a main bit line and deciding the cell data at the time of application of a reference timing strobe on a basis of a time axis, regarding a nonvolatile ferroelectric memory device having a timing reference control function and a method for controlling the same.例文帳に追加

本発明はタイミングレファレンス制御機能を有する不揮発性強誘電体メモリ装置及びその制御方法に関し、特にメインビットラインにおいてＣＭＯＳしきい値電圧レファレンスを利用してセルデータのセンシング電圧レベルを増幅し、時間軸を基準にレファレンスタイミングストローブの印加時点でセルデータを判定することができるようにする技術を開示する。 - 特許庁

A hydrogen refining device 5 housing a hydrogen storage alloy is connected to a hydrogen exhaust gas line 24 for discharging the hydrogen exhaust gas of the fuel cell 1 which generates power using the hydrogen containing an impure gas as a fuel, and the hydrogen contained in the hydrogen exhaust gas discharged from the fuel cell 1 is made to be stored in the hydrogen storage alloy and refined and collected.例文帳に追加

不純ガスを含む水素を燃料として発電する燃料電池１の水素排ガスを排出させる水素排ガスライン２４に、水素吸蔵合金を収容する水素精製装置５を接続し、燃料電池１から排出される水素排ガスに含まれる水素を水素吸蔵合金に吸蔵させて精製して回収することを特徴とする。 - 特許庁

A test signal RRT for testing the redundant memory cell in the direction of a line, a control signal XF generated by the test signal RRT, a test signal CRT for testing the redundant memory cell in the direction of a column, and a control signal YFD generated by the test signal CRT are provided to an output buffer 100A.例文帳に追加

行方向の冗長メモリセルを試験するための試験信号ＲＲＴとこの試験信号ＲＲＴによって生成される制御信号ＸＦ、及び列方向の冗長メモリセルを試験するための試験信号ＣＲＴとこの試験信号ＣＲＴによって生成される制御信号ＹＦＤが、出力バッファ１００Ａに与えられる。 - 特許庁

The semiconductor memory device comprises a semiconductor layer 13 formed on an insulating film 12, and a memory cell array having a plurality of memory cells 10 in which first and second transistors Tr1, Tr2 formed in the semiconductor layer are connected in series, formed and disposed in a matrix state connected to a bit line BL in which one side of the cell is connected and a reference potential is imparted to other side.例文帳に追加

絶縁膜１２上に形成された半導体層１３と、半導体層内に形成された第１および第２のトランジスタTr1，Tr2が直列接続されたメモリセル１０が複数個マトリックス状に配置形成され、前記メモリセルの一方側が接続されたビット線ＢＬに接続され、他方側に基準電位を与えられたメモリセルアレイとを備える。 - 特許庁

When a base station (10) enters a line congestion state by communication processing with a plurality of communication terminal devices (1, 2) existing in a cell (A) configured by the base station (10) itself, the base station (10) transmits an originating call regulation signal (B) of communication processing to all the communication terminals devices (1, 2) existing in the cell (A).例文帳に追加

基地局（１０）自身が構築するセル（Ａ）内に存在する複数の通信端末装置（１、２）との通信処理により、基地局（１０）が回線輻輳状態となった際に、基地局（１０）は、通信処理の発信規制を行うための発信規制信号（Ｂ）を、セル（Ａ）内に存在する全ての通信端末装置（１、２）に送信することになる。 - 特許庁

In the auxiliary cell array 2, write-in and read-out of 1/2 VBLH is performed for the memory cell, decision by majority of sense output of an auxiliary sense amplifier circuit 9 is performed by a decision by majority circuit 11, a high level potential VDWLH supplied to a dummy word line driving circuit 5 is generated by a VDWLH generating circuit 13 in accordance with the result.例文帳に追加

補助セルアレイ２において、メモリセルに１／２ＶＢＬＨの書き込みと読み出しを行い、多数決回路１１により補助センスアンプ回路９のセンス出力の多数決をとって、その結果に応じてＶＤＷＬＨ発生回路１３によりダミーワード線駆動回路５に供給される高レベル電位ＶＤＷＬＨを発生させる。 - 特許庁

At a cathode gas supply line 12 for supplying an oxidizer to a cathode catalyst layer of a fuel cell 10, a catalyst poisoning agent supplier 14 for putting the catalyst poisoning agent into the cathode catalyst layer is installed, and the catalyst poisoning agent is a cathode discharged by a controller 17 simultaneously with the power generation shutdown of the fuel cell 10.例文帳に追加

燃料電池１０のカソード触媒層へ酸化剤を供給するカソードガス供給ライン１２に、カソード触媒層へ触媒被毒剤を入れる触媒被毒剤供給器１４を設け、制御器１７が燃料電池１０の発電停止と同時にこの触媒被毒剤供給器１４から触媒被毒剤をカソード放出する。 - 特許庁

A driving voltage is applied to a liquid crystal in a display cell by applying signal voltages Vsp, Vsn from a signal line driving circuit 3 to display electrodes on a matrix substrate 11 via active elements such as TFTs, and also applying a common voltage Vcom common to each display cell 13 to a counter electrode on a counter substrate 12 via a buffer circuit 4.例文帳に追加

ＴＦＴなどのアクティブ素子を介して信号線駆動回路３からの信号電圧Ｖsp・Ｖsnをマトリクス基板１１上の表示電極に印加するとともに、各表示セル１３に共通の共通電圧Ｖcom をバッファ回路４を介して対向基板１２上の対向電極に印加することで、表示セル１３における液晶に駆動電圧を印加する。 - 特許庁

Also, the semiconductor storage device 1 has a conversion means for converting an address to be accessed so as to perform memory-access to the memory cell blocks 2 prepared on the top section 6 when the memory access to the deficiency part 4 is requested, and for virtually equalizing the number of memory cell blocks of the deficiency part 4 to be connected to the same plate line.例文帳に追加

また、半導体記憶装置１は、欠損部４に対するメモリアクセス要求があった場合、頂部６に設けられたメモリセルブロック２に対してメモリアクセスを行うようにアクセス先のアドレスを変換し、欠損部４の、同一のプレート線に接続されるメモリセルブロックの個数を仮想的に等しくする変換手段を有している。 - 特許庁

The cell structure used for this MEA has the same shape by cutting the center part of a sheet cut into a square shape along one side and along a step-like longitudinal cutting line C1 by using a Thomson mold or the like, and two cell structures 8, 9 in which step-like cutting parts becomes marking parts 8a, 9a are molded.例文帳に追加

このＭＥＡに使用されるセル構造体は、四角形状に切断されるシートの中央部分を一辺に沿って階段状の縦切断線Ｃ１に沿ってトムソン型等を使用して切断することにより、同一形状をなし、階段状の切断部分がマーキング部８ａ，９ａとなる二つのセル構造体８，９を成型するようにしている。 - 特許庁

In the fabrication process, a silicon nitride film 9 is left only on a region for forming the gate electrode 8A (word line WL) of an MISFET for selecting the memory cell of a DRAM, and not left on the gate electrode 8B of an MISFET constituting a logic LSI and on the gate electrodes 8C and 8D constituting the memory cell of an SRAM.例文帳に追加

ＤＲＡＭのメモリセル選択用ＭＩＳＦＥＴのゲート電極８Ａ（ワード線ＷＬ）を形成する領域の上部のみに窒化シリコン膜９を残し、ロジックＬＳＩを構成するＭＩＳＦＥＴのゲート電極８Ｂの上部およびＳＲＡＭのメモリセルを構成するゲート電極８Ｃ、８Ｄの上部には窒化シリコン膜９を残さないようにする。 - 特許庁

The cell conveyor control device 74 comprises a first distribution mechanism 262 to distribute the battery cells 16 recognized as normal based on result of determination by the cell voltage determination means to a corresponding assembly line based on the contents of the distribution control signal from the control signal output means among the assembly lines in the corresponding number to the number of groups represented by the distribution control signal.例文帳に追加

セル用コンベア制御装置７４は、セル電圧判別手段での判別結果が正常と認定されたバッテリセル１６を、振分け制御信号が示すグループ数に対応する数の組立ラインのうち、制御信号出力手段からの振分け制御信号の内容に対応する組立ラインに振り分ける第１の振分け機構２６２を有する。 - 特許庁

The cancer metastasis inhibitor contains any of the following (A) to (C) as an effective component(s): (A) an expression vector including nucleic acid having an array encoding BRAK polypeptide or the functional equivalent thereof in a form of expressing the same; (B) a cell, tissue or a cell line including the expression vector of the (A); and (C) BRAK polypeptide or the functional equivalent thereof.例文帳に追加

以下の（Ａ）〜（Ｃ）のいずれかを有効成分として含有することを特徴とする、癌転移抑制剤：（Ａ）ＢＲＡＫポリペプチド又はその機能的等価物をコードする配列を有する核酸を発現可能な形態で含む発現ベクター；（Ｂ）前記（Ａ）の発現ベクターを含む、細胞、組織又は細胞株；（Ｃ）ＢＲＡＫポリペプチド又はその機能的等価物。 - 特許庁

To reduce the power consumption of a subscriber transmitter configured of a terminal, modem, line card and host device for carrying out communication by the data of an ATM(asynchronous transfer mode: asynchronous transfer system) cell by providing a means for recording the power consumption in at least either the modem or the line card.例文帳に追加

端末とモデムと回線カードと上位装置とから成り、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送方式）セルのデータによって通信を行なう加入者伝送装置において、前記モデムと前記回線カードの内の少なくとも一つに消費電力を低減する手段を設け、加入者伝送装置の消費電力を低減すること。 - 特許庁

To provide a semiconductor element manufacturing method which buries an insulating film between gate patterns in place of a photo-sensitive film when implanting ions into a semiconductor substrate of lower portion of a bit line contact area, etches it to expose the bit line contact area without a residue of etching, thereby, can prevent a leakage current of a cell transistor.例文帳に追加

ビットラインコンタクト領域下部の半導体基板にイオンを注入するときゲートパターン等の間を感光膜の代わりに絶縁膜で埋め、これを食刻して食刻残留物なくビットラインコンタクト領域を露出することにより、セルトランジスタの漏洩電流を防止することができる半導体素子の製造方法を提供する。 - 特許庁

The page buffer circuit includes a sense amplification unit, configured to compare a reference voltage with a bit line voltage changed, based on a program state of a selected memory cell connected to the bit line of a selected memory block and to amplify a sensing node based on a difference, and a plurality of latch circuits configured to latch program verification data according to the voltage level of the sensing node.例文帳に追加

基準電圧と、選択されたメモリブロックのビットラインに連結された選択されたメモリセルのプログラム状態によって変更されるビットライン電圧を比較し、その差によってセンシングノ−ドを増幅するセンシング増幅部と、前記センシングノ−ドの電圧レベルによってプログラム検証データをラッチする複数のラッチ回路と、を含む。 - 特許庁

A sense amplifier 8 amplifies cell information read out based on selection of a word line, a block control circuit 21 is provided with a word line multiple selection function selecting simultaneously a plurality of word lines in a plurality of blocks, a sense amplifier driving circuit 22 controls activation and de-activation of the sense amplifier 8 based on an output signal of the block control circuit 21.例文帳に追加

センスアンプ８は、ワード線の選択に基づいて読み出されるセル情報を増幅し、ブロック制御回路２１は複数のブロック内の複数本のワード線を同時に選択するワード線多重選択機能を備え、センスアンプ駆動回路２２はブロック制御回路２１の出力信号に基づいて、センスアンプ８の活性化及び不活性化を制御する。 - 特許庁

In a driving method for a semiconductor device in which writing with multiple values is performed, a signal line for controlling on/off of a writing transistor for writing is disposed along a bit line in a memory cell including a transistor including an oxide semiconductor layer, and the voltage applied to a capacitor at the readout operation is also utilized at the writing, thereby performing writing with multiple values.例文帳に追加

多値書き込みを行う半導体装置の駆動方法において、酸化物半導体層を含むトランジスタを用いたメモリセルに、書き込みを行う書き込みトランジスタのオンオフを制御する信号線を、ビット線に沿うように配置し、読み出し動作時に容量素子に与える電圧を書き込み時にも利用して、多値書き込みを行う。 - 特許庁

The technology of the semiconductor element manufacturing method includes a process, especially, of burying the insulating film between gate patterns in place of the photo-sensitive film when implanting the ions into the semiconductor substrate of lower portion of the bit line contact area, etching it to expose the bit line contact area without a residue of etching, thereby, preventing the leakage current of the cell transistor.例文帳に追加

本発明は半導体素子の製造方法に関し、特にビットラインコンタクト領域下部の半導体基板にイオンを注入するときゲートパターン等の間を感光膜の代わりに絶縁膜で埋め、これを食刻して食刻残留物なくビットラインコンタクト領域を露出することにより、セルトランジスタの漏洩電流を防止することができる技術である。 - 特許庁

When a memory cell is constituted of a first transistor (101) conducted in accordance with a voltage level of a word line (WL) and a second transistor (102) which holds information-voltage transmitted from a data line through the first transistor while which can output information based on the information voltage, the second transistor is made a source follower.例文帳に追加

ワード線（ＷＬ）の電圧レベルに応じて導通される第１トランジスタ（１０１）と、この第１トランジスタを介してデータ線から伝達された情報電圧を保持するとともにその情報電圧に基づく情報出力を可能とする第２トランジスタ（１０２）とを含んでメモリセルが構成されるとき、上記第２トランジスタをソースフォロワとする。 - 特許庁