「Cell Line」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

METHOD FOR ISOLATING CD1-PRESENTED ANTIGEN, VACCINE COMPRISING CD1-PRESENTED ANTIGEN, AND CELL LINE FOR USE IN THE METHOD例文帳に追加

ＣＤ１により提示される抗原の単離方法、ＣＤ１により提示される抗原から成るワクチン、および該方法に使用する細胞株 - 特許庁

The fuel cell stack 40 is fixed to the fixing surface of the first case 20 with the stacking direction horizontal in relation to the perpendicular line of the fixing surface.例文帳に追加

燃料電池スタック４０は、第１のケース２０の固定面にその垂線に対して積層方向を横にした状態で固定する。 - 特許庁

any of a class of antibodies produced in the laboratory by a single clone of cells or a cell line and consisting of identical antibody molecules 例文帳に追加

単一の細胞のクローンあるいは細胞体系によって研究所で生産され、同一の抗体分子から成る抗体類の総称 - 日本語WordNet

To provide a method for producing an antibody-producing cell line directed constitutive hypermutation of a specific nucleic acid region.例文帳に追加

特定の核酸領域の指向性構成的高頻度突然変異を起こすことができる抗体産生細胞系の製造方法の提供。 - 特許庁

A pre-charge level of a data line is VDD, a part of the dummy cells DMC may be used as a memory cell for generating a reference level.例文帳に追加

また、データ線のプリチャージレベルはＶＤＤとし、ダミーセルＤＭＣの一部を参照レベル発生用のメモリセルとして利用しても良い。 - 特許庁

The memory cell unit can be applied for an AND type and a divided bit line NOR type as well, and the number of the selection gate lines may be plural.例文帳に追加

メモリセルユニットは、ＡＮＤ型或いは分割ビットラインＮＯＲ型にも適用でき、また選択ゲート線は複数本であってもよい。 - 特許庁

To give relief to defects caused by short circuit of a bit line and a wiring supplying a reference potential to a memory cell.例文帳に追加

ビット線とメモリセルに基準電位を供給する配線との短絡により発生した不良を救済することができるようにする。 - 特許庁

In the semiconductor memory device and the driving method, the repair information is preserved while the memory cell and the bit line where a defect occurs are avoided.例文帳に追加

この半導体メモリ装置及び駆動方法によれば、欠陥が発生したメモリセル及びビットラインを避けてリペアー情報が保存される。 - 特許庁

To collectively perform a tab line connection process for connecting a tab line to a surface electrode and a resin-sealing process for sealing a solar cell with sealing resin at a temperature of a relatively low-temperature resin-sealing process when manufacturing a solar cell module by resin-sealing a solar cell having a surface electrode where a tab line is connected, and to prevent a void from occurring at a thermocompression bonding section.例文帳に追加

タブ線が接続された表面電極を有する太陽電池セルを樹脂封止して太陽電池モジュールを製造する場合に、当該表面電極にタブ線を接続するタブ線接続工程と太陽電池セルを封止用樹脂で封止する樹脂封止工程とを、比較的低温の樹脂封止工程の温度で一括で行えるようにすると共に、熱圧着部位にボイドが発生しないようにする。 - 特許庁

Thus, as memory cells can be disposed at the same pitch with the minimum processing dimension along a direction in which a bit line extends, it is possible to form the memory cell having a memory cell area which is less than 4F^2, for example, 2F^2.例文帳に追加

これにより、ビット線の延在方向に沿って最小加工寸法と同じピッチでメモリセルを配置できるので、メモリセル面積が４Ｆ^２未満、例えば２Ｆ^２のメモリセルを形成することができる。 - 特許庁

To prevent deterioration of uplink communication quality of another user under communication with a novel appearing cell by suppressing interference power to the novel appearing cell in a handover shift on an uplink line.例文帳に追加

上り回線において、ハンドオーバ移行時に新規に出現したセルへの干渉電力を抑制し、新規に出現したセルと通信中の他ユーザの上り通信品質を劣化させることを防ぐこと。 - 特許庁

A drain of each memory cell Ma0-Ma3 is connected to a first selection gate TS1 through a sub-bit line SBL0, a drain of the dummy cell DMa0 also is connected to the first selection gate TS1.例文帳に追加

各メモリセルＭａ０〜Ｍａ３のドレインは副ビット線ＳＢＬ０を介して第１の選択ゲートＴＳ１と接続され、ダミーセルＤＭａ０のドレインも第１の選択ゲートＴＳ１と接続されている。 - 特許庁

To provide an NAND flash memory element which improves the program speed of a memory cell, while preventing the program disturb of the memory cell adjacent to a line selecting transistor and a source selecting transistor.例文帳に追加

ライン選択トランジスタとソース選択トランジスタに隣接したメモリセルのプログラムディスターブを防止しつつ、メモリセルのプログラム速度を向上させることができるＮＡＮＤ型フラッシュメモリ素子を提供する。 - 特許庁

A power storage means to which fuel cell equipped with a counter flow blocking means is connected to a DC bus line, parallel to a storage battery, for energization only in the direction from the fuel cell to the storage battery side.例文帳に追加

蓄電池と並列に，逆流阻止手段を具備した燃料電池を接続した電力貯蔵手段を，燃料電池から蓄電池側への方向にのみ通電可能に直流母線に接続した。 - 特許庁

The device is provided with a data circuit 11 which holds program data to a memory cell and which changes held data according to a verified result from the memory cell, and a group 29 of bit line application voltage terminals to which different voltages are applied.例文帳に追加

メモリセルへのプログラムデータを保持し、メモリセルからのベリファイ結果に応じて保持するデータを変更するデータ回路１１と、異なる電圧が印加されるビット線印加電圧端子群２９と、を具備する。 - 特許庁

As a result, the supply of the electrolyte 24 to an electrolytic cell 20 from a liquid storage vessel 40 is stopped and the electrolyte 24 in the electrolytic cell 20 is discharged from a return pipe line 34 to the liquid storage vessel 40.例文帳に追加

これにより、貯液槽４０から電解槽２０内への電解液２４の供給が停止するので、電解槽２０内の電解液２４はリターン配管３４から貯液槽４０内へ排出される。 - 特許庁

Thereby, the number of memory cells connected to one global word line can be substantially reduced, without enlarging the memory cell size, thus realizing quick operation of a memory cell and power conservation.例文帳に追加

従って、メモリセルサイズを大きくすることなく、１本のグローバルワード線に接続されるメモリセル数を実質的に減らすことができ、メモリセルの動作が高速化されると共に低消費電力になる。 - 特許庁

To reduce power consumption by reducing the total amount of a writing current supplied to a bit line to magnetize a magnetic layer of a memory cell in a desired magnetizing direction when data is written in the memory cell.例文帳に追加

メモリセルにデータを書き込む際に、メモリセルの磁性層を所望の磁化方向に磁化させるようにビット線に流す書き込み電流の総量を低減し、もって消費電力を低減することができる。 - 特許庁

To provide a semiconductor storage device avoiding increase in the area of a memory cell array by dispensing with a dummy memory cell while keeping reducing effect of capacity between adjoining bit lines by employing a bit line cross method.例文帳に追加

ビット線交差方式を採用して隣接ビット線間の容量を低減する効果を維持しつつも、ダミーメモリセルを無くしてメモリセルアレイの面積の増大を回避し得る半導体記憶装置を得る。 - 特許庁

By using a non-sensitive cell line to which the virus does not show CPE (cytopathic effect) originally, and by subculturing the virus-infected cell itself, the virus can be maintained without performing the operations of virus collection and re-inoculation.例文帳に追加

ウイルスが本来はCPEを示さない非感受性の細胞株を用いて、ウイルス感染細胞自体を細胞継代することにより、ウイルス回収・再接種という操作をすることなくウイルスを維持できる。 - 特許庁

To provide a composition and a method, usable for manufacturing a minute conductive line or structure having a high aspect ratio for being used in a solar cell or fuel cell.例文帳に追加

太陽電池や燃料電池などに於いて使用するための、高いアスペクト比を有する微細な導電性ライン又は構造物を製造するために使用できる組成物及び方法を提供すること。 - 特許庁

A CAM cell comprises a pair of SRAM cell, each of them comprises a pair of intersection-coupled inverter for storing data values and a pair of access device for accessing a pair of complementary bit line.例文帳に追加

ＣＡＭセルは１対のＳＲＡＭセルを含み、これらは各々、データ値を記憶するための１対の交差結合されたインバータと、相補ビット線対にアクセスするための１対のアクセスデバイスとを含む。 - 特許庁

This programmable cell array circuit is constructed by arranging a plurality of programmable cells, and adjacent cell connection control circuits 2A and B for connecting/disconnecting a connection line are provided between the adjacent programmable cells IA and B.例文帳に追加

プログラマブルセルを複数配列してプログラマブルセルアレイ回路を構成し、接続線を接続・切り離しを行う隣接セル接続制御回路２Ａ，Ｂを隣接プログラマブルセル１Ａ，Ｂ間に設ける。 - 特許庁

With respect to each cell arrangement line Q, a three-dimensional cell C in which a diffraction grating G having the phase in accordance with the phase θ is formed is arranged in the effective region E having an area corresponding to the amplitude A.例文帳に追加

個々のセル配置点Ｑには、振幅Ａに応じた面積を有する有効領域Ｅ内に、位相θに応じた位相をもった回折格子Ｇが形成された三次元セルＣを配置する。 - 特許庁

Similarly, a photoelectric conversion cell 33 adjacent to the photoelectric conversion cell 31 on the same line is formed of a PD 3, a reset transistor 7, and a pixel amplifying transistor 11 and switching transistor 15.例文帳に追加

光電変換セル３１と同一列において隣接する光電変換セル３３は、同様にＰＤ部３、リセットトランジスタ７、画素アンプトランジスタ１１及びスイッチングトランジスタ１５により形成されている。 - 特許庁

To solve such a problem that, when an ECC cell is arranged at a word line remote end part in a semiconductor memory, measurements cannot be easily performed from the outside although the ECC cell measurement is required for analyzing the cause of a defective speed.例文帳に追加

半導体記憶装置においてＥＣＣセルをワード線遠端部に配置した場合、スピード不良の原因解析の為、ＥＣＣセルを測定したいが、外部から容易に測定できない。 - 特許庁

The length L of an arbitrary cell length direction (lateral direction) of the gate pad part of the ECO cell is more than or equal to the total value of three times of the minimum line width of a first wiring layer and two times of the minimum separation distance.例文帳に追加

ＥＣＯセルのゲートパッド部の任意セル長方向（横方向）の長さＬは、第１配線層の最小線幅の３倍と最小離間距離の２倍との合計値以上である。 - 特許庁

Thus the use of the voltage value, when resistance is connected in parallel with the electric cell to apply current enables accurate testing of connection status, even if minute disconnections are found on the cell voltage sensing line.例文帳に追加

電池電圧検出線に微小断線があっても、単電池と並列に抵抗を接続し電流を流したときの電圧値を用いるので、精度よく接続状態の検査が可能である。 - 特許庁

A thin film type solar cell module is manufactured by resin-sealing a thin film type solar cell having a surface electrode to which a tab line is connected by a conductive adhesive film using a vacuum laminator.例文帳に追加

薄膜型太陽電池モジュールは、導電性接着フィルムでタブ線が接続された表面電極を有する薄膜型太陽電池セルを、減圧ラミネーターを用いて樹脂封止して製造する。 - 特許庁

A T-cell epitope peptide on a white ceder pollen allergen molecule is identified by stimulating a T-cell line established from a patient of the white ceder pollinosis with an overlap peptide covering the primary structure of the white ceder pollen allergen.例文帳に追加

ヒノキ花粉症患者から樹立したT細胞ラインを、ヒノキ花粉アレルゲンの一次構造をカバーするオーバーラップペプチドで刺激することにより、ヒノキ花粉アレルゲン分子上のT細胞エピトープペプチドを同定した。 - 特許庁

An electric potential is supplied with a first cell power supply line 104 having a fixed width, from a first power supply strap 101 for supplying an electric potential to a first standard cell 108 to which an electric potential is supplied.例文帳に追加

電位を供給する第１の電源ストラップ１０１から電位供給を受ける第１のスタンダードセル１０８までは、一定幅の第１のセル電源線１０４で電位を供給する。 - 特許庁

In a semiconductor memory device introducing a virtual ground system, when data is read in the serial read system from a selected memory cell MC1, the source line VSL1 of the selected memory cell is set to the ground level.例文帳に追加

仮想グランド方式を採用した半導体記憶装置において、選択されたメモリセルＭＣ１からシリアルリードでデータを読み出す時、選択されたメモリセルのソース線ＶＳＬ１がグランドレベルになる。 - 特許庁

The viral vector comprises the virus or a viral portion, having an adsorption component on its surface or envelope, wherein, one is for a packaging cell line and the other is for delivery to a target cell.例文帳に追加

ウイルスベクターは、表面またはエンベロープ上に吸着成分を有するウイルスまたはウイルス部分を含み、一つはパッケージング細胞系のためのものであり、他は標的細胞への送達のためのものである。 - 特許庁

For instance, when the negative threshold cell is read/verified, a source line of the cell (CELSRC) and a P type well PWELL and N type well NWELL are precharged to the positive voltage Vs (e.g. 1V).例文帳に追加

たとえば、負のしきい値セルの読み出し／ベリファイ時、セルのソース線ＣＥＬＳＲＣおよびｐ型ウェルＰＷＥＬＬおよびｎ型ウェルＮＷＥＬＬを、正の電圧Ｖｓ（たとえば、１Ｖ）にプリチャージする。 - 特許庁

In the same way as word lines RWL0, RWL1 for reference cell used at read-out of a memory cell, for example, two lines are provided, reference cells RC0, RC1 having the same threshold value are connected respectively to each word line.例文帳に追加

メモリセル読み出し時に使用するリファレンスセル用ワード線ＲＷＬ０，ＲＷＬ１のように例えば２本用意し、各々のワード線には同じ閾値のリファレンスセルＲＣ０，ＲＣ１をそれぞれ接続する。 - 特許庁

A line for transmitting a driver transistor source voltage can be individually disposed for each column and even in a single port memory cell structure, the driver transistor source voltage can be regulated for the unit of a memory cell column.例文帳に追加

各列ごとに、ドライバトランジスタソース電圧を伝達する線を個々に配設することができ、シングルポートメモリセル構造においても、メモリセル列単位でドライバトランジスタソース電圧の調整を行なうことができる。 - 特許庁

In a memory cell array region 1, the pattern of the element components (active regions 10-15 and 21-23 and polysilicon regions 31-42) of each unit memory cell and the pattern of the dummy cell of a dummy cell region 3 for outer periphery are made equal to each other and both patterns have an axisymmetrical relation with respect to their boundary line BC1.例文帳に追加

メモリセルアレイ領域１の１メモリセル単位のメモリセルの素子構成要素（活性領域１０〜１５，２１〜２３及びポリシリコン領域３１〜４２）のパターンと外周用ダミーセル領域３のダミーセルのパターンとは同一で、かつ両者のパターンは境界線ＢＣ１に対して線対称な関係を呈している。 - 特許庁

The methods simplify conventional treatment processes widely, shorten the time required for the execution of the same, and also provide a new method for research e.g. the selection of the cell producing a specific protein or an antisense oligonucleotide, the production of the cell line expressing the multiple number of proteins, the production of the knock out cell line for ≥1 protein, etc.例文帳に追加

この方法は、従来の処理過程を格段に簡単化し、その実行に必要な時間を短縮し、かつ、新規の研究法、例えば、ある特定のタンパク またはアンチセンスオリゴヌクレオチドを生成する細胞の選択、複数タンパクを発現する細胞系統の生成、一つ以上のタンパクをノックアウトされた細胞系統の生成等の新規研究法をも提供する。 - 特許庁

A mobile communication method of this invention includes the step of notifying a packet exchange SGSN accommodating a radio line control station RNC of the fact that handover processing should be made as "SRB only Handover" from a cell #1 to a cell #2 of a mobile station UE, when so determined by the radio line control station RNC that controls the cell #2.例文帳に追加

本発明に係る移動通信方法は、セル＃２を管理する無線回線制御局ＲＮＣが、移動局ＵＥのセル＃１からセル＃２へのハンドオーバ処理を「ＳＲＢ ｏｎｌｙ Ｈａｎｄｏｖｅｒ」として行うべきであると判定した場合、無線回線制御局ＲＮＣを収容するパケット交換局ＳＧＳＮに対して、その旨を通知する工程を有する。 - 特許庁

A data path from a defect DQ line to a corresponding DQ buffer is switched to a data path to the DQ buffer from the spare DQ line and the memory cell where the defect occurs is replaced with the spare memory, so that even if the memory cell becomes defective owing to secular change after the memory cells are built in the system, the memory cell can be relieved without causing the system itself to become defective.例文帳に追加

不良ＤＱ線から対応するＤＱバッファへのデータパスを、スペアＤＱ線からＤＱバッファへのデータパスに切り替えて不良が発生したメモリセルをスペアメモリセルに置換することにより、システムに組み込んだ後で、経年変化等によってメモリセルに不良が発生した場合でもシステムそのものを不良にすることなく救済が可能となる。 - 特許庁

In order to prevent ink from leaking from between an end side seal and the anilox roller, one end part is equipped with a narrow part having no cell, or one end part is equipped with an end side part wherein the cell is arranged along a less slanted helical line 2, or one end part is equipped with an end part wherein the cell is arranged along a reversely slanted helical line 2.例文帳に追加

インキが端サイドシールとアニロックスローラーとの間から漏れないようにするために、一端部分がセルを有しない狭い部分を備え、或いは、一端部分が、セルがより小さい傾斜の螺旋状の線に沿って配列された端サイド部分を備え、或いは、一端部分が、セルを反対の傾斜の螺旋状の線に沿って配列した端部分を備える。 - 特許庁

At the time of writing data, write-in voltage Vpgm is given to a selection word line of a selection block, pass voltage Vpass 2 is given to a non-selection word line, and electrons are injected to a floating gate in a selection memory cell.例文帳に追加

データ書込み時、選択ブロックの選択ワード線には書込み電圧Ｖｐｇｍを与え、非選択ワード線にはパス電圧Ｖｐａｓｓ２を与えて選択メモリセルで浮遊ゲートに電子注入させる。 - 特許庁

Also, to reduce an occupied area of a memory cell, in an area where a bit line and a word line cross each other, the source and the drain of the transistor may be formed to be layered in a longitudinal direction.例文帳に追加

さらにメモリセルの占有面積を縮小するために、ビット線とワード線とが交差する領域に、当該トランジスタのソース及びドレインが縦方向に積層されるように形成すればよい。 - 特許庁

Each memory cell 10 has a p-type active region 13 and an n-type active region 14, two pieces of word lines 21a and 21b (WL1 and WL2), and a common gate line (GL1) and a common gate line 22b (GL2).例文帳に追加

各メモリセル１０は、ｐ型能動領域１３およびｎ型能動領域１４、２本のワード線２１ａ，２１ｂ（ＷＬ１，ＷＬ２）、共通ゲート線２２ａ（ＧＬ１），および共通ゲート線２２ｂ（ＧＬ２）を備えている。 - 特許庁

A memory cell of an AND type flash memory is composed of a selector gate, a floating gate, a control gate functioning as a word line WL and an n-type semiconductor region (source/drain) functioning as a local bit line BL.例文帳に追加

ＡＮＤ型フラッシュメモリのメモリセルは、選択ゲート、浮遊ゲート、ワード線ＷＬとして機能する制御ゲート、ローカルビット線ＢＬとして機能するｎ型半導体領域（ソース、ドレイン）で構成されている。 - 特許庁