「Cell Line」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

Temperature dependency of a memory cell current is canceled by controlling temperature dependency of word line voltage and temperature dependency of a discharge time of a bit line, to obtain threshold voltage distribution having less temperature dependency.例文帳に追加

メモリセル電流の温度依存を、ワード線電圧の温度依存とビット線のディスチャージ時間の温度依存とを制御することによって相殺し、温度依存の少ないしきい値電圧分布を得る。 - 特許庁

A dummy bit line is disposed for each of the dummy memory cell columns (50a-50d), and a plurality of the dummy cells are simultaneously selected, when one word line is selected, so as to be connected to the corresponding dummy bit lines (DBLa-DBLd).例文帳に追加

ダミーセル列（５０ａ−５０ｄ）それぞれにおいてダミービット線を配置し、１つのワード線選択時同時に複数のダミーセルを選択して対応のダミービット線（ＤＢＬａ−ＤＢＬｄ）に接続する。 - 特許庁

Shift registers 2a-2n, 3a-3n, ... are provided for each word line of the cell arrays 1a, 1b, ..., and inputs successively a selecting signal for selecting a word line to be refreshed in accordance with control signals cntr1, cntr2, ... and output it.例文帳に追加

シフトレジスタ２ａ〜２ｎ，３ａ〜３ｎ，…は、セルアレイ１ａ，１ｂ，…のワード線ごとに設けられ、リフレッシュするワード線を選択するための選択信号を、制御信号ｃｎｔｒ１，ｃｎｔｒ２，…に応じて順次入力して出力する。 - 特許庁

A memory cell array 1 has a hierarchical structure where bit lines BL are split from a main data line MDL and an inverting sense circuit 10 is inserted between the main data line MDL and the bit lines BL.例文帳に追加

メモリセルアレイ１は、メインデータ線ＭＤＬからビット線ＢＬが分岐された階層構造となっており、メインデータ線ＭＤＬとビット線ＢＬとの間に、反転センス回路１０が挿入される。 - 特許庁

In a DRAM memory cell being a semiconductor memory, a bit line 21a connected to a bit line plug 20b and a local wire 21b are arranged on a first inter-layer insulation film 18.例文帳に追加

半導体記憶装置であるＤＲＡＭのメモリセルにおいて、第１層間絶縁膜１８の上には、ビット線プラグ２０ｂに接続されるビット線２１ａと、局所配線２１ｂとが設けられている。 - 特許庁

To provide a semiconductor integrated circuit in which threshold voltage measurement of a nonvolatile memory cell can be conducted by linearly changing a word line selection level without directly driving a word line by a D/A converting circuit.例文帳に追加

Ｄ／Ａ変換回路で直接ワード線を駆動することなくワード線選択レベルをリニアに変化させて不揮発性メモリセルの閾値電圧測定を可能にする半導体集積回路を提供する。 - 特許庁

In the single poly EEPROM cell, a contact for coupling is formed on a floating gate FG, and the contact is connected in the direction of a word line polysilicon WL by a control gate CG line.例文帳に追加

単一ポリＥＥＰＲＯＭセルは、フローティングゲートＦＧ上にカップリングのためのコンタクトを形成させ、コンタクトはコントロールゲートＣＧラインによりワードライン用ポリシリコンＷＬの方向に連結される。 - 特許庁

When the faulty pixel is detected, the gate bus branch line 22 is cut off by irradiating near the branched part of the gate bus line 22 with a YAG leaser beam by width smaller than the thickness of the liquid crystal cell.例文帳に追加

不良絵素が検出されると、ゲートバス支線２２の分岐部近傍に液晶セルの厚さよりも小さい幅でＹＡＧレーザー光を照射することにより当該ゲートバス支線２２を切断する。 - 特許庁

A water circulating line 23 is provided with a branching line 41 which takes out part of the circulating water supplied to a water electrolytic cell 20 and supplies the water to an oxygen gas-liquid separator 22 after treatment by an ion exchanger 43.例文帳に追加

水循環ライン23に、水電解槽20に供給される循環水の一部を取り出しかつイオン交換器43による処理後に酸素気液分離器22に供給する分岐ライン41を設ける。 - 特許庁

A sense amplifier is separated, and word line voltage is made to enable following bit line voltage through capacitive coupling crossing an access MOSFET of a memory cell in which reading or writing is performed.例文帳に追加

センスアンプを分離させて、読取り又は書込みが行われるメモリセルのアクセスＭＯＳＦＥＴを横断しての容量結合を介してワード線電圧がビット線電圧を追従することを可能とさせる。 - 特許庁

A DDR memory is constituted of a data input circuit 9 for DDR only, a data input circuit 10 for SDR only, a word line control circuit 21, a bit line control circuit 22, and a memory cell array 23.例文帳に追加

ＤＤＲメモリは、ＤＤＲ専用データ入力回路９、ＳＤＲ専用データ入力回路１０、ワード線制御回路２１、ビット線制御回路２２、及び、メモリセルアレイ２３で構成される。 - 特許庁

A first transfer gate 240 provided between a memory cell MC and a bit line BL has P type and N type MOS transistors Xfer (P, N) connected to a sub-word line decoder SWDec.例文帳に追加

メモリセルＭＣとビット線ＢＬとの間に設けられた第１のトランスファーゲート２４０は、サブワード線デコーダＳＷＤｅｃに接続されたＰ型及びＮ型ＭＯＳトランジスタＸｆｅｒ（Ｐ，Ｎ）を有する。 - 特許庁

To provide a power-collecting line forming method simple in a process and work related to formation, and capable of forming the power-collecting line without requiring heating at high temperature; and to provide a dye-sensitized solar cell using it.例文帳に追加

形成に係わる工程及び作業が簡便で、高い温度での加熱の必要なく形成が可能な集電線の形成方法及びそれを用いた色素増感型太陽電池を提供する。 - 特許庁

In a test operation, a potential difference between the bit-line pair BLm, NBLm is reduced by grounding the bit-line BLm conducting to an H-side memory holding node of a memory cell Mn_m.例文帳に追加

テスト動作時において、メモリセルＭｎ＿ｍのＨ側記憶保持ノードと導通するビット線ＢＬｍを所定時間接地することによって、ビット線対ＢＬｍ，ＮＢＬｍ間の電位差を小さくする。 - 特許庁

To provide a static cell which can decrease a parasitic capacitance of a bit line, etc., to improve its operational speed, and can suppress a drop in a voltage induced in a grounding line to improve its low voltage characteristics.例文帳に追加

ビット線などの寄生容量を減少させてセルの動作速度を向上させ、また、接地ラインに誘起される電圧降下を抑制して低電圧特性を改善させられるスタティックセルを提供する。 - 特許庁

When data is read from the memory cell M02 of a top array block to a bit line BL2, switch elements S1 and S101 are closed to store the data in the bit line BL102 of a bottom array block in the form of charges.例文帳に追加

トップアレイブロックのメモリセルＭ０２からビット線ＢＬ２にデータを読み出すとき、スイッチ素子Ｓ１とＳ１０１を閉じて、そのデータをボトムアレイブロックのビット線ＢＬ１０２に電荷の形で蓄えさせる。 - 特許庁

In a semiconductor memory device disclosed here, a signal line is arranged to directly across a memory cell array, instead of assigning a separate area for arranging the signal line for transferring a control signal and data.例文帳に追加

ここに開示された半導体メモリ装置は、制御信号およびデータを伝達するための信号ラインの配線のために別途の面積を割り当てる代わり、メモリセルアレイを直接横切って配線する。 - 特許庁

To highly maintain flexibility of line layout by high versatility as a general-purpose cell constituting a production system, and thereby to more suitably reduce loss in time and cost when changing a line constitution.例文帳に追加

生産システムを構成する汎用セルとしての高い汎用性によってラインレイアウトの自由度を高く維持し、ひいてはライン構成の変更等に際しての時間的、コスト的なロスをより好適に削減する。 - 特許庁

To provide a semiconductor memory device having a sub word driver that generates signals of a read word line RWL and a write word line WWL and applicable also to a memory cell capable of operating at high speed.例文帳に追加

高速動作可能なメモリセルにも適用できる、読み出しワード線ＲＷＬ及び書き込みワード線ＷＷＬの信号を発生させるサブワードドライバーを有する半導体記憶装置を提供する。 - 特許庁

A switch means is provided between a bit line BL to which a memory cell is connected and a local bit line LBL to allow separation coupling, the BL is considered as VDL/2 precharge, and the LBL is considered as VDL precharge.例文帳に追加

メモリセルの接続されるビット線ＢＬとローカルビット線ＬＢＬの間にスイッチ手段を設け分離結合できるようにし、ＢＬをＶＤＬ／２プリチャージとし、ＬＢＬをＶＤＬプリチャージとする。 - 特許庁

The semiconductor memory comprises a memory cell array 11, a row control circuit 12 for applying a voltage to a selected word line WL, and a column control circuit 13 for applying a voltage to a selected word line WL.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１と、選択されたワード線ＷＬに電圧を印加するロウ制御回路１２と、ワード線ＷＬに電圧を印加するカラム制御回路１３とを備える。 - 特許庁

This device comprises a memory cell array, a global word line, a global decoder circuit, a local decoder circuit, and a sector selection circuit, a word line selection switch of a global decoder circuit 110 is constituted of two NMOS transistors 200 and 202.例文帳に追加

メモリセルアレイ、グローバルワードライン、グローバルデコーダ回路、ローカルデコーダ回路およびセクタ選択回路を含み、グローバルデコーダ回路１１０のワードライン選択スイッチは２つのＮＭＯＳトランジスタ２００，２０２で構成される。 - 特許庁

A word line driver 5 is provided one by one for each two word lines connected to a unit cell corresponding so that the drive is shared by adjacent two blocks in the direction of the bit line.例文帳に追加

ワード線ドライバ５は、ビット線方向に隣接する二つずつのセルブロックの間で共有するように対応するユニットセルに接続される二つずつのワード線に対して一つずつ設けられる。 - 特許庁

When the flow cell 10 is moved up to the position of a sample suction part 30, both the linear pipe line parts 111, 121 are also turned and the motions are absorbed by the spiral pipe line parts 112, 122.例文帳に追加

フローセル１０が試料吸引部３０の位置まで移動するとき、両直線状管路部１１１、１２１も回動し、その動きは螺旋状管路部１１２、１２２により吸収される。 - 特許庁

In the memory cell of a DRAM of the semiconductor storage device, a bit line 21a connected to a bit line plug 20b and a partial wiring 21b are provided on the first interlayer insulating film 18.例文帳に追加

半導体記憶装置であるＤＲＡＭのメモリセルにおいて、第１層間絶縁膜１８の上には、ビット線プラグ２０ｂに接続されるビット線２１ａと、局所配線２１ｂとが設けられている。 - 特許庁

A write precharge circuit 106 charges the bit line BL and the complementary bit line XBL to a voltage level below a power supply level Vdd of the SRAM memory prior to data writing to the memory cell 102.例文帳に追加

書き込みプリチャージ回路１０６は、メモリセル１０２へのデータの書き込みに先立ち、ビットラインＢＬおよび相補ビットラインＸＢＬを、電源電圧Ｖｄｄよりも低い電圧レベルに充電する。 - 特許庁

Moreover, the fixing part 2 is connected to the fuel cell 1 via a fuel supply line 18, and a hydrazine sensor 22 for detecting hydrazine flow rate and hydrazine concentration is installed at the fuel supply line 18.例文帳に追加

一方、燃料電池１に、燃料供給ライン１８を介して固定化部２を接続し、燃料供給ライン１８に、ヒドラジン流量およびヒドラジン濃度を検知するためのヒドラジンセンサ２２を設ける。 - 特許庁

A fuel supply line 4 is connected to a fuel electrode 1a of a fuel cell tack 1, and hydrogen is supplied from a hydrogen supply source 2 through the fuel supply line 4.例文帳に追加

燃料電池スタック１の燃料極１ａに燃料供給ライン４を接続し、この燃料供給ライン４を介して水素供給源２から水素が供給されるように構成する。 - 特許庁

A word line driver WDa activates the word line W with a lower potential (Vcc-Vt) than a supply potential (Vcc) of the memory cell MC at the time of the initial stage of conduction between this node and the bit lines B, /B.例文帳に追加

ワード線ドライバＷＤａは、このノードとビット線Ｂ及び／Ｂとの導通初期、メモリセルＭＣの給電電位（Ｖｃｃ）よりも低い電位「Ｖｃｃ−Ｖｔ」にてワード線Ｗを活性化する。 - 特許庁

In reading data, a sense enable signal is first activated to start to charge the data line before forming a current path including the data line and a selection memory cell in accordance with row and column selection operation.例文帳に追加

データ読出時において、行および列選択動作に応じて、データ線および選択メモリセルを含む電流経路が形成される前に、センスイネーブル信号を先に活性化させ、データ線の充電を開始する。 - 特許庁

To provide a new assessment system for endoplasmic reticulum stress-derived cell death using a stable cell line of high proliferation efficiency, and to provide a screening system for prophylactic or therapeutic agents for various diseases caused by endoplasmic reticulum stress-derived cell death using the above assessment system.例文帳に追加

安定で増殖効率が高い細胞系を利用した、小胞体ストレス由来細胞死に対する新規評価系、および該評価系を利用した小胞体ストレス由来細胞死に起因する各種疾患の予防または治療薬のスクリーニング系を提供すること。 - 特許庁

The semiconductor storage device according to this embodiment includes a plurality of memory cells for storing data, a plurality of word lines for selecting a memory cell, a plurality of bit lines for transmitting data of a memory cell, and a sense amplifier for detecting data stored in a memory cell through a bit line.例文帳に追加

本実施形態による半導体記憶装置は、データを記憶する複数のメモリセルと、メモリセルを選択する複数のワード線と、メモリセルのデータを伝達する複数のビット線と、ビット線を介してメモリセルに格納されたデータを検出するセンスアンプとを備える。 - 特許庁

In the electronic apparatus system, at least one electronic apparatus has the fuel cell, and the mutual power supplying, between the electronic apparatus not having the fuel cell and the electronic apparatus having the fuel cell, is conducted via the power supply line.例文帳に追加

更に、本発明の電子機器システムによれば、少なくとも１つの電子機器が燃料電池を有し、燃料電池を有する電子機器と、燃料電池を有しない電子機器との相互の電力供給を、電力供給ラインを介して行うことに特徴がある。 - 特許庁

In a pixel data write process in a sub-field having a small weighting, a plasma display panel is set to either an emitted cell state or non- emitted cell state according to the pixel data, while it scans each discharge cell of the plasma display panel in plural display line units.例文帳に追加

重み付けの小なるサブフィールドでの画素データ書込行程ではプラズマディスプレイパネルの放電セル各々を複数表示ライン単位で走査しながら、画素データに応じた発光セル状態又は非発光セル状態のいずれか一方に設定して行く。 - 特許庁

This is a fuel cell system in which a fuel cell stack 1 that generates power by being supplied with hydrogen gas and oxidizer gas and a hydrogen supply/exhaust line 2 that supplies hydrogen to the fuel cell stack 1 are housed in the case 4, and the outside air is introduced into the case 4.例文帳に追加

水素ガス及び酸化剤ガスが供給されて発電する燃料電池スタック１と、燃料電池スタック１に水素を供給する水素供給・排気ライン２とをケース４内に収容し、外気をケース４内部に取り込む燃料電池システムに適用される。 - 特許庁

To carry out a tab connection process and a resin sealing process for a solar cell together at a relatively low temperature of the resin sealing process in a method of manufacturing the solar cell module constituted by resin-sealing a solar cell having a surface electrode, to which a tab line is connected.例文帳に追加

タブ線が接続された表面電極を有する太陽電池セルが樹脂封止されてなる太陽電池モジュールの製造において、タブ接続工程と太陽電池セルの樹脂封止工程とを、比較的低温の樹脂封止工程の温度で一括で行う。 - 特許庁

The circuit board according to the present invention comprises: at least one non-defective cell including a non-defective circuit pattern; at least one defective cell including a defective circuit pattern; and a short line printed on the circuit pattern of the at least one defective cell.例文帳に追加

本発明による回路基板は、回路パターンが良品である少なくとも１つの良品セルと、回路パターンが不良である少なくとも１つの不良セルと、上記少なくとも１つの不良セルの回路パターン上に印刷されるショート配線を含むことができる。 - 特許庁

A DRAM 1 is a semiconductor memory device in which read-out of data is performed by comparison of a potential of a memory cell and a reference potential of a reference cell, and the device is provided with capacitors 22, 32 and capacitors 82, 92, and a potential line 18 supplying the reference potential to the reference cell.例文帳に追加

ＤＲＡＭ１は、メモリセルの電位とリファレンスセルの参照電位との比較によりデータの読出しが行われる半導体記憶装置であって、キャパシタ２２、３２、およびキャパシタ８２、９２、リファレンスセルに参照電位を供給する電位線１８を備えている。 - 特許庁

To perform good write-in of data for a memory cell, while constituting the memory cell with normal six transistors even if the device has such constitution that the data of a memory cell is outputted from one side of a pair of bit lines through a global bit line for read-out, in a semiconductor memory device.例文帳に追加

半導体記憶装置において、ビット線対の一方から読み出し用グローバルビット線を介してメモリセルのデータを出力する構成であっても、メモリセルを通常の６トランジスタ構成としながら、メモリセルへのデータの良好な書き込みを行う。 - 特許庁

To provide a system for monitoring the electric power generation state of a solar cell module, the system being not provided with a power supply line to supply electric power from outside or a built-in battery, regardless of whether the time when the solar cell module is normally generating electric power or the time when the solar cell module is not generating electric power.例文帳に追加

太陽電池モジュールが正常に発電している時又は発電していない時に関わらず，外部から電源を供給する為の電源供給線或いは電池を搭載しない太陽電池モジュールの発電状況監視システムを提供する。 - 特許庁

E-E VP-RDI cells monitored by the E-E RDI cell monitor parts 1323-N-1 to 1323-N-M are transferred to a cell multiplexing part 1326, passed through a Seg RDI cell inserting part 1325-N and sent to a signal line 152-N.例文帳に追加

Ｅ−Ｅ ＲＤＩセル監視部１３２３−Ｎ−１〜１３２３−Ｎ−Ｍにおいて監視されたＥ−Ｅ ＶＰ−ＲＤＩセルは、セル多重部１３２６−Ｎへ転送され、Ｓｅｇ ＲＤＩセル挿入部１３２５−Ｎを通過し、信号線１５２−Ｎへ送出される。 - 特許庁

Then, when the average unit cell voltage of the cell 1B has declined to near 0.1 V, an entrance valve 6c of the oxidizer electrode installed in an oxidizer supply line 13 is closed and supply of air is stopped with respect to the oxidizer electrode 1b of the other cell 1A.例文帳に追加

そして、セル１Ｂの平均単電池電圧が０．１Ｖ近傍まで低下した時点で、酸化剤供給ライン１３に設けた酸化剤極入口バルブ６ｃを閉止して、その他のセル１Ａの酸化剤極１ｂに関しても空気の供給を停止する。 - 特許庁

When the user selects the notification of disorder information, the control unit 105 establishes connection from the cell phone unit 100 to the cell phone line and transmits the disorder information stored in the memory unit 106 to the cell phone administration office.例文帳に追加

使用者が前記障害情報の通知を選択した場合に、制御部１０５は、携帯電話装置１００の携帯電話回線への接続を確立し、記憶部１０６に記憶されている前記障害情報を前記携帯電話管理局に送信する。 - 特許庁

A portion of a substrate power supply wiring line 120 is exposed by forming a power supply wiring line 110 in a U shape at a substrate power supply cell 100, and then a connection portion 140 to the upper-layer wiring line is disposed at the boundary portion of the substrate power supply cell 100, thereby reducing the leakage current without degrading signal wiring efficiency.例文帳に追加

基板電源供給セル１００にて電源配線１１０をコの字状に形成することにより基板電源配線１２０の一部を露出させ、以て上層配線への接続部１４０を基板電源供給セル１００の境界部に配置することにより、信号配線効率を低下させないでリーク電流を削減する。 - 特許庁

A word line control part 52 and a source line control line 53 includes a decoder circuit for selecting a specific cell in accordance with an address inputted at the time of reading and writing and are for providing the selected cell with a prescribed voltage, and a reading voltage generating part 51 is for generating lots of reading voltages at the time of reading.例文帳に追加

ワードライン制御部５２及びソースライン制御部５３は、読出し／書き込み動作時入力されたアドレスに応じて特定セルを選択するデコーダ回路を含んで、選択されたセルに所定の電圧を提供するためのもので、読出し電圧発生部５１は、読出し動作時多数の読出し電圧を発生させるためのものである。 - 特許庁