「Control Bit」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

This device is provided with a step-down circuit 6 for stepping down the voltage VDD of an external power source 2 and outputting it, and the output voltage is supplied to a bit line control circuit 3 and a cell plate control circuit 4.例文帳に追加

外部電源２の電源電圧ＶＤＤを降圧して出力する降圧回路６を設け、その出力電圧をビットライン制御回路３とセルプレート制御回路４に供給する。 - 特許庁

When a pattern detection section 70 detects a particular bit pattern such as a preamble pattern, the section 70 gives a detection signal PTN to the current control section 80 and the current control signal ICT goes to an 'L'.例文帳に追加

パターン検出部７０で、プリアンブルパターン等の特定のビットパターンが検出されると、検出信号ＰＴＮが電流制御部８０に与えられ、電流制御信号ＩＣＴが“Ｌ”となる。 - 特許庁

A control device 29 controls to forbid occurring bit hit state simultaneously at the first and second devices.例文帳に追加

また、制御装置２４は、第１の装置及び第２の装置にて、それぞれ同時期に大当たり状態が発生させられることを禁止するよう制御する。 - 特許庁

In the prize ball dispensing control, it is only in a putout start standby processing, when an error bit is checked for determining whether or not performing the putout operation.例文帳に追加

賞球球貸し制御処理において、払出動作を行うか否か判定するためにエラービットがチェックされるのは、払出開始待ち処理においてのみである。 - 特許庁

Next, three kinds of bit error rates are obtained by the further writing/reading process from this power value, and the fine control is made for the power value on the basis of these rates (S7).例文帳に追加

次に、このパワー値から更に書き込み読み出し処理を行って３種のビットエラーレートを求めこれに基づいてパワー値を微調整する（Ｓ７）。 - 特許庁

Further, when the 2nd bit of the output control information is '0', a switch circuit 11 is turned off to inhibit an analog component signal from being outputted and when '1', it is outputted.例文帳に追加

また、アウトプットコントロール情報の第２ビットが“０”のときはスイッチ回路１１をオフとし、アナログコンポーネント信号の出力を禁止し、“1”のときは出力させる。 - 特許庁

The semiconductor storage device is provided with a driving circuit 22 for controlling a voltage applied to a substrate 1, selection gates SG0 and SG1, a local bit line LB2 and a control gate CGn.例文帳に追加

基板１、セレクトゲートＳＧ０、ＳＧ１、ローカルビット線ＬＢ２、及びコントロールゲートＣＧｎに印加される電圧を制御する駆動回路２２を備える。 - 特許庁

A communication control section 12 detects a bit error and a report frame loss on the basis of a frame received from an ONU via an optical transmitting/receiving section 15.例文帳に追加

通信制御部１２は、光送受信部１５を介してＯＮＵから受信したフレームに基づいて、ビットエラーおよびレポートフレームロスを検出する。 - 特許庁

Based on the predicted reproducible time concerning the entire system, a reproduction control such as a reproduction stop at a break of content data and decrease of a reproduction bit rate is performed.例文帳に追加

このシステム全体に係る予測再生可能時間に基づいて、コンテンツデータの区切りでの再生の停止、再生ビットレートの低下等の再生制御を行う。 - 特許庁

A color signal control means 100 decomposes an input color signal of m components per bit, compounds them and generates a color signal P of (m+k) components.例文帳に追加

色信号制御手段１００は、ｍ成分の入力色信号をビット単位で分解、合成して、ｍ＋ｋ成分の色信号Ｐを生成する。 - 特許庁

The word lines are connected to a gate of a reading control transistor provided at halfway part of connection wiring for connecting the bit lines and the varying resistor storage elements constituting the pair.例文帳に追加

ワード線は、対を構成するビット線と抵抗変化記憶素子とを接続する接続配線の中途部に設けた読出制御トランジスタのゲートに接続する。 - 特許庁

A control circuit 7 controls a potential of the word line and the bit line according to an input data, and controls write-in, read-out, and eliminating operation to the memory cells.例文帳に追加

制御回路７は、入力データに応じてワード線、ビット線の電位を制御し、メモリセルに対するデータを書き込み、読み出し及び消去動作を制御する。 - 特許庁

The section 34 modulates the data row, containing the DSV control bit into a code row in accordance with a prescribed reduction rule (for example, 1, 7 PP modulation).例文帳に追加

変調部３４は、DSV制御ビットが挿入された入力データ列を、所定の変換規則（例えば、1,7PP変調）に従って、符号列に変調する。 - 特許庁

An impurity diffused layer 14 becoming a bit line BL and a silicide layer 15 are formed on the substrate 10 adjacent to the control gate CG.例文帳に追加

また、コントロールゲートＣＧに隣接する基板１０上にはビット線ＢＬとなる不純物拡散層１４及びシリサイド層１５が形成されている。 - 特許庁

At the time of data writing, the sense amplifier control circuits bring only the amplifier of bit lines in which data are written into a non-latched state and other amplifiers into a completely latched state.例文帳に追加

センスアンプ制御回路は、データ書き込み時に、データを書き込むビット線のセンスアンプのみを非ラッチ状態とし、他のセンスアンプは完全ラッチ状態とする。 - 特許庁

As a result of this, the memory control device 100 rejects the bit of the memory 200 to be tested, when the memory does not pass the test at the second determination level.例文帳に追加

この結果、メモリ制御装置１００は、第二判定レベルでの試験をパスしなかった場合には、試験対象のメモリ２００のビットをリジェクトする。 - 特許庁

The data conversion section 26 detects this pulse in a timing of a stop bit of serial transmission data 208 to release the transmission enable signal 206 outputted to the control section 22.例文帳に追加

データ変換部26では、このパルスをシリアル送信データ208 のストップビットのタイミングで検出し、制御部22に出力する送信可能信号206 をオフにする。 - 特許庁

This semiconductor memory is provided with a connection control circuit 100 for controlling connection between a pair of bit line and a pair of data input/output line.例文帳に追加

本発明による半導体記憶装置は、ビット線対とデータ入出力線対との接続を制御するための接続制御回路１００を備える。 - 特許庁

A base station which accepts the frame returns a frame of which the A bit is defined as ON and the upward slot control is defined as a subscriber station number of the subscriber station in band.例文帳に追加

これを受け付けた基地局は、Ａビット＝ＯＮ、上りスロット制御＝加入者局の加入者局番号としたフレームをインバンドで返信する。 - 特許庁

A low order bit control unit 330 performs a frequency-dividing operation, and selects a low-order current source cell 533 of a weighted current value by using a (1/2)^k frequency-division clock.例文帳に追加

下位ビット制御部３３０は、分周動作を行ない１／２＾ｋ分周クロックを使用して重付け電流値の下位電流源セル５３３を選択する。 - 特許庁

When is it is discriminated that the ECC check bit should be added, the transmission data is divided into data units with specified length by operation of an ECC control part 16.例文帳に追加

ＥＣＣチェックビットを付加すべきであると判断される場合には、ＥＣＣ制御部の動作により送信データが所定の長さのデータ単位に分割される。 - 特許庁

A processor core 4 is provided with an interruption controller 22 which serves to set an interruption mask bit F and hardware control when interruption fiq occurs.例文帳に追加

処理コア４は割込み制御装置２２を備え、これは割込みｆｉｑが発生する時、割込みマスクビットＦ及びハードウエア制御をセットする役目をする。 - 特許庁

To reduce the influence of an interference wave in the reception of a transmission power control bit or PI data in an inferior reception environment without increasing throughput.例文帳に追加

劣悪な受信環境下において、送信電力制御ビットやＰＩデータの受信における干渉波の影響を処理量の増加なく小さくすること。 - 特許庁

To provide a mounting method of a support to a new real space control bit using an existing translation lookaside buffer mechanism in a microprocessor system.例文帳に追加

マイクロプロセッサ・システムにおいて既存変換索引緩衝機構を用いる新しい実空間制御ビットに対するサポートの実装方法を提供する。 - 特許庁

To control not to encode with a low bit rate or high sound quality at all the time but to reduce throughput of encoding processing when the throughput is increased.例文帳に追加

常時低ビットレート又は高音質で符号化するのではなく、処理量が増大する場合には符号化処理の処理量を削減するように制御する。 - 特許庁

To properly control the amount of generated codes of an output stream toward a target bit rate without delaying output of the stream.例文帳に追加

ストリームの出力に遅延を生じさせることなく、出力ストリームの発生符号量を目標ビットレートに向けて適正に制御することを目的とする。 - 特許庁

The operation execution control part 200 determines a bit value of a specific position which is uniquely determined by a radix in operation execution processing as to the partial residue.例文帳に追加

演算実行制御部２００は、部分剰余に関して、演算実行処理における基数によって一意に決定される特定の位置のビット値を判定する。 - 特許庁

As shown in the figure, a remote control device transmits a bit synchronization signal P after continuously transmitting "0" signals for the first specified time T1 or longer.例文帳に追加

図に示すように、リモコン装置は、第１規定時間Ｔ１以上の間、「０」の信号を連続して送信した後、ビット同期信号Ｐを送信する。 - 特許庁

To prevent degradation in channel measurement accuracy in controlling the transmission instruction of reference signals for channel measurement to a physical down link control channel by one bit.例文帳に追加

物理下りリンク制御チャネルにチャネル測定用の参照信号の送信指示を１ビットで制御することにおけるチャネル測定精度の劣化を防止する。 - 特許庁

The nonvolatile semiconductor memory device is equipped with: a memory cell array MA configured by arraying memory cells MC; word lines WL; bit lines BL, and a control circuit 3.例文帳に追加

不揮発性半導体記憶装置は、メモリセルＭＣを配列してなるメモリセルアレイＭＡと、ワード線ＷＬと、ビット線ＢＬと、制御回路３とを備える。 - 特許庁

Magnitude of voltage to be supplied to each of control signal lines (word line WL, bit line BL, charge line CL), substrates, etc., are changed in the operational margin test.例文帳に追加

動作マージンテストでは、各制御信号線（ワード線ＷＬ、ビット線ＢＬ、チャージ線ＣＬ）や、基板などに供給する電圧の大きさを変更する。 - 特許庁

To allow a self-control circuit using dummy memory circuit to have operation margin without varying characteristics of a dummy memory cell and a dummy bit line.例文帳に追加

この発明は、ダミーメモリセルやダミービットラインの特性を変えることなく、容易にダミーメモリ回路を使った自己制御回路に動作マージンを持たせるものである。 - 特許庁

In the transistor M11, a control electrode is connected to a word line WL, a first electrode is connected to a bit line BL and a second electrode is connected to a node N, respectively.例文帳に追加

トランジスタＭ１１は、制御電極がワード線ＷＬに、第１の電極がビット線ＢＬに、第２の電極がノードＮにそれぞれ接続されている。 - 特許庁

For a check on the content of the control register 11 in the core part 10, the switching signal TST selects the lower eight bits of the 32-bit data.例文帳に追加

また、コア部１０内の制御レジスタ１１の内容をチェックする場合は、切替信号ＴＳＴによって３２ビットのデータの下位８ビットを選択する。 - 特許庁

To provide a rewritable nonvolatile memory cell which can increase a reading margin and control a word line and a bit line at a Vcc level.例文帳に追加

読み出しマージンを大きくとることができ、且つ、ワード線，ビット線の制御をＶｃｃレベルで行うことができる書き換え可能な不揮発性メモリセルを提供する。 - 特許庁

To provide an image forming device capable of performing digital control of fast moving laser beam scanning (analog value) without using a fast multi-bit A/D converter.例文帳に追加

高速マルチビットＡ／Ｄ変換器を用いなくても高速運動するレーザビーム走査（アナログ量）のデジタル制御が可能な画像形成装置を提供する。 - 特許庁

A header separating part 214 of a stream server device 201 separates header information which is the control information from the bit streams stored in a storage part 211.例文帳に追加

前記ストリームサーバ装置２０１のヘッダ分離部２１４は、蓄積部２１１に蓄積されたビットストリームから制御情報であるヘッダ情報を分離する。 - 特許庁

An error rate measurement circuit 28 measures a bit error rate(BER) from the output of the circuit 24 and applies this measurement result to a threshold control circuit 30.例文帳に追加

誤り率測定回路２８は、弁別回路２４の出力から符号誤り率（ＢＥＲ）を測定し、その測定結果を閾値制御回路３０に印加する。 - 特許庁

A control part 19 reads the bit rate and genre from the compressed audio data recorded in a HDD 34, a semiconductor memory 35 or a DAP 51.例文帳に追加

制御部１９は、ＨＤＤ３４、半導体メモリ３５やＤＡＰ５１に記録されている圧縮音声データからビットレートおよびジャンルを読み込む。 - 特許庁

This provided bit-rate is evaluated and used to decide on whether congestion control for data of the priority class needs to be performed.例文帳に追加

与えられるビットレートは、評価され、そして、その優先度クラスのデータに対して輻輳制御を実行する必要があるか否かを判断するために使用する。 - 特許庁

To provide a semiconductor storage device where the number of control signals for disconnecting a short-circuiting current by disconnecting it by each pair of bit lines.例文帳に追加

ビット線対毎に短絡電流を遮断することができ，その遮断のための制御信号の本数を減らした半導体記憶装置を提供する。 - 特許庁

The radiation control part 21 controls the whole directivity of a directional antenna part 23 based on a bit series containing the one or more of specified bits.例文帳に追加

放射制御部２１は、特定された一つ又は複数のビットを含むビット系列に基づいて、指向性アンテナ部２３全体としての指向性を制御する。 - 特許庁

To provide a quantum arithmetic circuit which can carry out on-off control of interaction between quantum bits while maintaining a long coherence time of each quantum bit.例文帳に追加

各々の量子ビットの長いコヒーレンス時間を維持したまま，量子ビット間の相互作用をオンオフ制御することのできる量子演算回路を提供する。 - 特許庁

The display memory includes a plurality of word lines WL, a plurality of bit lines BL, a plurality of memory cells MC, and data read control circuits 150 and 152.例文帳に追加

表示メモリは、複数のワード線ＷＬと、複数のビット線ＢＬと、複数のメモリセルＭＣと、データ読み出し制御回路１５０，１５２とを含む。 - 特許庁

When select communication is executed (step S1; NO), an option side control unit selected by a select signal determines whether or not a command save bit is true (step S2).例文帳に追加

セレクト通信が行われた場合（ステップＳ１；ＮＯ）、セレクト信号にて選択されたオプション側制御部はコマンドセーブビットが真であるか否かを判別する（ステップＳ２）。 - 特許庁