「Control Bit」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

A program control part performs address calculation after converting an address of an emulation object architecture to an address in which a C bit of one bit is arranged between an upper address and a lower address, and determines whether the address after address calculation is entered in TLB or not.例文帳に追加

プログラム制御部は、エミュレーション対象アーキテクチャのアドレスを、上位アドレスと下位アドレスとの間に１ビットのＣビットを配置したアドレスに変換した上でアドレス計算を行い、アドレス計算後のアドレスがＴＬＢにエントリされているか判定する。 - 特許庁

To smoothly and simply control a multiplier coefficient corresponding to kinds of voice source, kinds of music, etc., in a delta sigma modulation circuit 11 which modulates input audio signal of analog or multi-bit to high speed 1 bit audio signal.例文帳に追加

アナログまたはマルチビットの入力音響信号を高速１ビットデジタル音響信号に変調するデルタシグマ変調回路１１において、音源の種類や音楽の種類などに対応した乗算器係数の制御を、円滑、かつ簡易的に可能とする。 - 特許庁

A bandwidth control unit 115 controls the bandwidth (bit rate) of the compression encoded data generated by the encoder 111 and the bandwidth (bit rate) of the compression encoded data generated by an encoder 121 of the conference terminal 120A based upon the Da and Db.例文帳に追加

帯域制御部１１５は、Ｄａ，Ｄｂに基づいて、エンコーダ１１１で生成される圧縮符号化データの帯域幅（ビットレート）、および、会議端末１２０Ａのエンコーダ１２１で生成される圧縮符号化データ（ビットレート）の帯域幅を制御する。 - 特許庁

Since random bit numbers are generated by the switch control circuit SCNT, the switch circuit SWC can shift the bit numbers of the digital input signals IN in an irregular and random order, and can output them as the digital output signals OUT.例文帳に追加

スイッチ制御回路ＳＣＮＴによりランダムなビット番号が生成されるため、スイッチ回路ＳＷＣは、デジタル入力信号ＩＮのビット番号を規則性のないランダムな順序でシフトしてデジタル出力信号ＯＵＴとして出力できる。 - 特許庁

The shape of a pattern to be exposed is rendered to be a bit map, the pattern data in the bit map format is rearranged and stored for every scanning line 401, 402, 403, and 404, and exposure beam scanning on the sample 108 is subjected to on/off control based on the stored data.例文帳に追加

露光すべきパターンの形状をビットマップ化し、該ビットマップ形式のパターンデータを走査線４０１、４０２、４０３、４０４毎に並べ替えて記憶し、記憶したデータに基づいて試料１０８上を走査する露光ビームをオンオフ制御する。 - 特許庁

The access circuit 150B receives the control signal WLONA and operates so that a potential of a bit line next to the bit line which the access circuit 150B uses in access and is in the amplifying period of time does not change during the above period.例文帳に追加

アクセス回路１５０Ｂは制御信号ＷＬＯＮＡを受信し、アクセス回路１５０Ｂがアクセス時に利用するビット線であって増幅期間中にあるビット線の隣のビット線の電位を上記増幅期間中変化させないように動作する。 - 特許庁

A control circuit determines the bit as one value when the count value at the completion of specified reading times is positive, and it determines the bit as the other value when the count value is negative, and then it generates discrimination information and outputs it.例文帳に追加

制御回路は、上記決められた読み出し回数が完了したときのカウント値が正ならば当該ビットを上記一方の値とし決定し、カウント値が負ならば当該ビットを上記他方の値とし決定して識別情報を生成して出力する。 - 特許庁

A data transmission section 3 supplies a first current to signal lines corresponding to an "L" bit in parallel data outputted from a parallel data control section 2 and supplies a second current smaller than the first current to signal lines corresponding to an "H" bit.例文帳に追加

データ送信部３は、パラレルデータ制御部２が出力するパラレルデータの中で“Ｌ”のビットに対応する信号線には第１の電流を流し、“Ｈ”のビットに対応する信号線には第１の電流より大きさの小さい第２の電流を流す。 - 特許庁

This control unit compares the numbers of printing pages of a plurality of jobs in which the bit map data is stored, determines the order of priority of jobs to be printed and processed, reads the bit map data of the job selected by determining the order of priority, and prints it per page.例文帳に追加

この制御ユニットは、ビットマップデータが記憶された複数のジョブの印刷ページ数を比較して、印刷処理すべきジョブの優先順位を決定し、優先順位の決定で選択されたジョブのビットマップデータを読み出し、ページ単位に印刷動作する。 - 特許庁

In the storage device having a plurality of varying resistance storage elements, a plurality of pairs of bit lines and word lines are connected to each varying resistor storage element and the bit lines and the word lines are connected to input/output control ports different by every pair, respectively.例文帳に追加

複数の抵抗変化記憶素子を有する記憶装置において、各抵抗変化記憶素子に一対のビット線とワード線とを複数対接続し、ビット線とワード線を対ごとに異なる入出力制御ポートにそれぞれ接続する。 - 特許庁

Gates of the first and the second memory transistors Q1, Q2 are connected to a control gate line CG, a gate of the first select-transistor S1 is connected to a first bit line BL1, a gate of the second select-transistor S2 is connected to a second bit line BL2.例文帳に追加

第１および第２メモリトランジスタＱ１，Ｑ２のゲートが制御ゲート線ＣＧに接続され、第１セレクトトランジスタＳ１のゲートが第１ビット線ＢＬ１に接続され、第２セレクトトランジスタＳ２のゲートが第２ビット線ＢＬ２に接続されている。 - 特許庁

To provide an LED dimming lighting device which can realize smooth illuminance change even at the time of a low luminous flux light control as if a PWM dimmer of a high number of bit is used while a PWM dimmer of a low number of bit is used.例文帳に追加

低ビット数のＰＷＭ調光器を用いながら、あたかも高ビット数のＰＷＭ調光器を用いているかのような滑らかな照度変化を低光束調光時においても実現できるＬＥＤ調光点灯装置を提供する。 - 特許庁

This semiconductor memory includes control circuits 110 and 112 controlling a sense amplifier signal for driving a sense amplifier corresponding to an odd numbered pair of bit lines and operation timing of a sense amplifier corresponding to an even numbered pair of bit lines.例文帳に追加

本発明の半導体記憶装置は、奇数番目のビット線対に対応するセンスアンプを駆動するためのセンスアンプ信号と偶数番目のビット線対に対応するセンスアンプとの動作タイミングを制御する制御回路１１０および１１２を含む。 - 特許庁

A copying machine uses an image processing system to decode update information of address and data of a CPU register recorded as an image on a mode setting original into bit data and an image processing setting control section 20 writes the bit data to a register and a RAM on behalf of a CPU.例文帳に追加

この発明は、複写機において、モード設定原稿上に画像として記録されたＣＰＵレジスタのアドレスとデータの更新情報を、画像処理系を使用してビットデータにデコードし、ＣＰＵの代わりにレジスタやＲＡＭへの書き込みを行う。 - 特許庁

A new transmission power control command is generated by applying the control content (TPC bit) produced by a transmission power control command already output against a power control error εobtained based on the reception power from the mobile station in which the control content in the transmission power control command already output to the mobile station 102 is not applied.例文帳に追加

補正部１８１により、既に移動局１０２へ出力された送信電力制御コマンド（ＴＰＣビット）の制御内容が加味されていない移動局からの受信電力に基づいて求められた電力制御誤差εに対して、既に出力された送信電力制御コマンドによる制御内容を加味することによって新たな送信電力制御コマンドを発生させる。 - 特許庁

A frequency adjusting apparatus of the present invention is characterized in including a frequency control signal generating section for generating a frequency control signal, with a plurality of bits, which is level-shifted bit by bit in response to a reference clock, and a frequency adjusting section which adjusts a frequency of the inputted reference clock in response to the frequency control signal with the plurality of bits.例文帳に追加

本発明の周波数調整装置は、基準クロックに応答して１ビットずつレベル遷移する複数のビットの周波数制御信号を生成する周波数制御信号生成部と、及び前記複数のビットの周波数制御信号に応答して、入力される基準クロックの周波数を調整する周波数調整部とを含むことを特徴とする。 - 特許庁

The radio mobile set for transmitting and receiving data with a base station compares the reception electric field intensities of a plurality of antennas by using the timing of a collision control bit which does not have to be received among collision control bits (E) in a sub frame or the timing of the collision control bit and a ramp (a guard time for burst transient response), and selects an antenna of a larger electric field intensity.例文帳に追加

基地局との間でデータを送受信する無線移動機において、サブフレーム中の衝突制御ビット（Ｅ）のうち、受信する必要のない衝突制御ビットのタイミングまたは衝突制御ビットと、ランプ（バースト過度応答用ガード時間）のタイミングを用いて複数のアンテナの受信電界強度を比較し、電界強度のより大きい方のアンテナを選択する。 - 特許庁

A main control board C is structured so as to send a control command of a first byte and then send a control command of a second byte whose most significant bit value is reversed from the control command of the first byte after outputting one strobe ON signal and performing a prescribed waiting process when sending a control command of two bytes to a subsidiary board S.例文帳に追加

主制御基板Ｃは、サブ基板Ｓへ２バイトの制御用コマンドを送信する場合に、１バイト目の制御用コマンドを送信し、その後、１のストローブＯＮ信号を出力し、所定の待機処理を実行した後、１バイト目の制御用コマンドと最上位ビットの値が反転した２バイト目の制御用コマンドを送信するように構成されている。 - 特許庁

To provide a method for providing measurements on a bit-rate provided to scheduled data having a guaranteed bit-rate and being transmitted on at least one individual uplink data channel by at least user equipment via a C-RNC: and to provide a method for executing congestion control for data of at least one guaranteed bit-rate priority class.例文帳に追加

ユーザ機器によりＣ−ＲＮＣを介して少なくとも一つの個別アップリンクデータチャネルで送信されるスケジュールデータであって保証ビットレートを有するスケジュールデータに提供されるビットレートの測定を行う方法に関するものであり、さらに、一つの保証ビットレート優先度クラスのデータに対し、輻輳制御を行う方法を提供する。 - 特許庁

When display of the set address is indicated from a security device 10, a main control part 4 flickers respective bit values of a bit string indicating the address set by an address set switch 2 on a display part 3 in a prescribed order by a prescribed time at duty ratios preliminarily determined in accordance with bit values to display the set address.例文帳に追加

主制御部４は、警備装置１０から設定アドレスの表示が指示されると、アドレス設定スイッチ２によって設定されたアドレスを示すビット列の各ビット値を、所定の順序で、所定の時間ずつ、順次ビット値に応じて予め定められたデューティ比で表示部３を点滅することにより設定アドレスの表示を行う。 - 特許庁

The recording and reproducing device consists of a means that compresses a digital signal to generate bit streams at a low rate and a high rate, a means that records the low rate and high rate bit streams to a recording medium respectively, and a recording control means that deletes the high rate bit stream having been recorded when there is less margin in the recording areas of this recording medium.例文帳に追加

デジタル信号を圧縮して低レートと高レートのビットストリームを生成する手段と、この生成した低レートと高レートのビットストリームのそれぞれを記録媒体に記録する手段と、この記録媒体の記録領域に余裕がなくなってきた時に、記録されている高レートのビットストリームを削除する記録制御手段とからなる。 - 特許庁

In order to boost a control/gate voltage adjacent to a word line to be selected, capacitive coupling is utilized rather than generating a required boosting voltage through a decoder and a driver of a control/gate and a bit line.例文帳に追加

選択されるワード線に隣接したコントロール・ゲート電圧を昇圧するため、コントロール・ゲート及びビット線のデコーダ及びドライバを介して必要な昇圧電圧を生成する代わりに、容量結合が使用される。 - 特許庁

The erase control circuit ERCN performs first erase operation control for setting the bit lines BL1 to BL4 corresponding to the memory cells to be erased in a floating state when there are many memory cells to be erased.例文帳に追加

消去制御回路ＥＲＣＮは、消去対象メモリーセルが多い場合には、消去対象メモリーセルに対応するビット線ＢＬ１〜ＢＬ４がフローティング状態に設定される第１の消去動作制御を行う。 - 特許庁

The encoding control part 13 has a bit rate set from outside and is enabled to control fineness of quantization corresponding to characteristics of the respective video signals according to arrangement information of the respective video signals from the picture composition part 11.例文帳に追加

符号化制御部１３は、外部からビットレートが設定されると共に画面合成部１１からの各映像信号の配置情報により、各映像信号の特性に応じた量子化の細かさを制御可能にする。 - 特許庁

Setting of the additional data is conducted on the basis of the corresponding relationship of the bit value of specific user control data (UCD) included in recorded data with respect to an information recording medium and DC control bits to be set in the recording data.例文帳に追加

情報記録媒体に対する記録データに含まれる特定のユーザコントロールデータ（ＵＣＤ）のビット値と、記録データに設定されるＤＣ制御ビットの対応関係に基づく付加データの設定を行う構成とした。 - 特許庁

A code amount control section performs rate control to cut off a part of the encoded data from the lower bit till obtaining desired noise removal effects for the encoded data obtained by applying encoding to the transform coefficient.例文帳に追加

符号量制御部は変換係数に符号化を施して得られる符号化データに対して、所望のノイズ除去効果が得られるまで、当該符号化データの一部を下位ビットから切り捨てるレート制御を行う。 - 特許庁

A column control circuit 2 and a row control circuit 3 apply a writing voltage for writing data and a reading voltage for reading data to memory cells MC through bit lines BL and word lines WL.例文帳に追加

カラム制御回路２、ロウ制御回路３は、ビット線ＢＬ及びワード線ＷＬを介してメモリセルＭＣに対しデータ書き込みのための書き込み電圧又はデータ読み出しのための読み出し電圧を印加する。 - 特許庁

By write voltage control circuit 109, voltages of the bit lines are set based on the conversion data successively input by latch circuits 105 and on array edge voltages output from an array terminal voltage control circuit 108.例文帳に追加

書き込み電圧制御回路１０９は、ラッチ回路１０５で順次入力された変換データと、アレイ端電圧制御回路１０８から出力されたアレイ端電圧とに基づいて、ビット線の電圧値を設定する。 - 特許庁

To realize a reverse-link outer loop power control(ROLPC) based on a bit error rate BER that has adaptive compensation with respect to a BER target and takes the difference between the mean value and the median of the BER into account in a wireless communication system.例文帳に追加

ワイヤレス通信方式において、ＢＥＲの平均値と中央値の相違を考慮した、ＢＥＲターゲットに対する適応的補償を有する、ＢＥＲに基づくＲＯＬＰＣ(Reverse-link Outer Loop Power Control)を実現する。 - 特許庁

A sequence control circuit 18, for outputting a sequence control signal for controlling the number of priming pulses in one field corresponding to the determination result of the sub-field bit information determination circuit 17, is installed.例文帳に追加

さらに、サブフィールドビット情報判定回路１７の判定結果に応じて１フィールド中のプライミングパルスの個数を制御するためのシーケンス制御信号を出力するシーケンス制御回路１８が設けられている。 - 特許庁

When decided that the occupancy amount Bm of a bit buffer 2 is below a third threshold BTH3 or the bit buffer 2 causes underflow, an underflow control circuit 12 stops the read of pictures from the bit buffer 2 and successively outputs (repeats) video output which is the decoded result of not the picture processed concurrently but the picture read from the bit buffer 2 previously from a decoding core circuit 4.例文帳に追加

ビットバッファ２の占有量Ｂm が第３の閾値ＢTH3 を下回っていると判定するかまたはビットバッファ２がアンダーフローを起こしていると判定した場合、アンダーフロー制御回路１２は、ビットバッファ２からのピクチャの読み出しを停止させると共に、同時に、そのときに処理しているピクチャではなく、それ以前にビットバッファ２から読み出されたピクチャのデコード結果であるビデオ出力をデコードコア回路４から引き続き出力（リピート）させる。 - 特許庁

Then, the control part 111 sets the output of the even-numbered bit line voltage generation circuit 108 at 0 V, and the output of an odd-numbered bit ling voltage generation circuit 109 at 12 V, and the row decoder 102 applies 15 V higher than 0 V to the word line W0L.例文帳に追加

次に、制御部１１１は、偶数番ビット線電圧発生回路１０８の出力を０Ｖにし、かつ、奇数番ビット線電圧発生回路１０９の出力を１２Ｖにし、かつ、行デコーダ１０２はワード線ＷＬ０に０Ｖよりも高い１５Ｖを印加する。 - 特許庁

A comparator 22 compares the mismatched bit number 112 with an error permission bit number 114 stored in an error permission memory 20 to generate a phase detection signal 116, and a timing control circuit 24 corrects the phase of a data incorporating clock 120 on the basis of the signal 116.例文帳に追加

比較器22では、不一致ビット数112と誤り許容メモリ20に格納されている誤り許容ビット数114とを比較して位相検出信号116を生成し、タイミング制御回路24では位相検出信号116に基づいてデータ取り込みクロック120の位相を補正する。 - 特許庁

To control the temperature of a mixture in a stirring container with a simple constitution, conveniently, and accurately in a revolution-rotation stirrer in which the stirring container revolves at high speed, and at the same time, to supply bit by bit mixed materials while stirring and mixing.例文帳に追加

撹拌容器が高速で回転する公転・自転撹拌機において、撹拌容器内の混合物の温度を簡単な構成で且つ使い勝手良く正確に制御することができるとともに、撹拌・混合しながら混合材料を少しずつ供給する。 - 特許庁

A target information amount control microcomputer 7 controls an encoding compressor 10 at a target bit rate, thereby performing a predetermined compression encoding process for moving image data from a filter calculator 4, so as to form an encoded bit stream.例文帳に追加

目標情報量制御マイコン７は、目標ビットレートによって符号化圧縮装置１０を制御することにより、フィルタ演算器４からの動画像データに対して所定の圧縮符号化処理を施し、符号化されたビットストリームを形成するものである。 - 特許庁

In a method for encoding, in a step S31, bit rate information is obtained and in a step S32, it is judged whether the bit rate is varied from the low rate to the high rate; when not, rate control is carried out in a step S33 by using the maximum value of a VBV buffer size as usual.例文帳に追加

ステップＳ３１でビットレート情報が取得され、ステップＳ３２で、ビットレートが低レートから高レートへ変更されたか否かが判断されて、変更されていない場合、ステップＳ３３で、通常通りのVBVバッファサイズの最大値を用いてレート制御が実行される。 - 特許庁

The control part 1f generates bit map data of the generated image and color information showing a color of the generated image and transmits the generated bit map data, the generated color information, and user input information showing a user input to a personal digital assistant 2 in association with one another.例文帳に追加

制御部１ｆは、生成した画像のビットマップデータと、生成された画像の色を示す色情報とを生成し、生成したビットマップデータと生成した色情報とユーザ入力を示すユーザ入力情報とを関連づけて携帯情報端末２に送信する。 - 特許庁

A timing control part 6 synchronizes with a reference clock, outputs a clock according to the bit rate of input data, and increases and decreases only one cycle of the clock which shifts the input data when a shift amount exceeds a predetermined limit processing bit for adjustment.例文帳に追加

タイミング制御部６は、リファレンスクロックと同期が取れ、入力データのビットレートに応じたクロックを出力し、このクロックの周期を、シフト量が所定の限界処理ビットを超えたときに入力データをシフトするクロックの１周期だけ増減して調整する。 - 特許庁

A digital triac system which transmits an image-compressed HDTV video signal with a serial digital signal from an HDTV camera to a camera control unit uses one-bit indicator information added to the video signal as a parity bit in common and transmits the indicator information together with a compressed image.例文帳に追加

ＨＤＴＶカメラからカメラ制御装置へ画像圧縮されたＨＤＴＶ映像信号をシリアルデジタル信号で伝送するデジタルトライアックスシステムにおいて、映像信号に付加された１ビットのインジケータ情報をパリティビットと兼用して圧縮画像と共に伝送する。 - 特許庁

Gradation control by laser pulse width modulation(PWM) and spread dot gradation processing where gradation is spread among 4 dots are used in common and a problem can be solved by a PWM pulse pattern at a highlight is switched into a discontinuous pattern depending on a high-order bit of a threshold.例文帳に追加

レーザパルス幅変調（ＰＷＭ）による階調制御と、4つの網点間で階調を分散する分散網点階調処理を併用するとともに、閾値の上位bitの値により、ハイライトにおけるPWMパルスパターンを不連続パターンに切り替えることにより解決される。 - 特許庁

To enable a DVS control with higher performance by modulating so that a code word of (q) bit can be obtained from input data of (p) bit (q>p) satisfying a specified run-length limitation rule by a small hardware employing encoding tables whole number is smaller than that in a conventional technique.例文帳に追加

複数の符号化テーブルを用いてｐビットの入力データ語をｑビット（ｑ＞ｐ）の符号語に変調する変調方法や変調装置では、入力データ語の出現頻度を考慮していないため、より性能の高いＤＳＶ制御が困難である。 - 特許庁

Respective switches 103 provided respectively at respective pairs of bit lines BL, XBL switch and control connection and no-connection of the pair of bit lines BL, XBL and either of the pair of data lines DL, XDL according to a signal of any one column selection YS.例文帳に追加

各ビット線対ＢＬ，ＸＢＬにそれぞれ設けられた各コラムスイッチ１０３は、当該ビット線対ＢＬ，ＸＢＬといずれかのデータ線対ＤＬ，ＸＤＬとの接続・非接続を、いずれか１つのコラム選択ＹＳの信号に従って切替制御する。 - 特許庁

When there is a read request from an external module and the remaining number of data stored in the M-bit buffer is smaller than n bits, control for replenishing data from the memory to the M-bit buffer is made, and the pointer is updated so that the remaining number of data becomes larger by m bits.例文帳に追加

外部モジュールからの読み出し要求があり、Ｍビットバッファに格納されるデータの残量がｎビットより少ないとき、メモリからＭビットバッファにデータを補充する制御を行い、前記データの残量がｍビット多くなるようにポインタを更新する。 - 特許庁

A breaker control means 19 judges whether the high-speed breaker 5 is in a state or not in which automatic re-making should be permitted, by inputting data about the presence of the normal end bit 22 from the normal end bit management means 21.例文帳に追加

遮断器制御手段１９は、正常終了ビット管理手段２１から正常終了ビット２２の有無についての情報を入力することにより、高速度遮断器５の自動再投入が許可されるべき状態であるか否かを判別する。 - 特許庁

A control part 20 recognizes the signal outputted from the first photosensor 30a as a bit signal based on the signal "H" outputted from the second photosensor 30b, and detects the position of an hour hand correlated with a code comprising a plurality of continuous bit signals.例文帳に追加

制御部２０は、第２ホトセンサー３０ｂから出力された信号「Ｈ」を基準として、第１ホトセンサー３０ａから出力された信号をビット信号として認識し、連続する複数のビット信号からなるコードに対応付けられている時針の位置を検出する。 - 特許庁