「Control Bit」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

When a prescribed error (for example, prize ball error, full tank error or ball exhaustion error) occurs to disable the putting out of prize balls, the microcomputer for putout control sets a data indicating the ongoing preparation for putting out the prize balls by changing the prescribed bit of the reception ACK signal and transmits the reception ACK signal set.例文帳に追加

払出制御用マイクロコンピュータは、所定のエラー（例えば、賞球エラー、満タンエラー、球切れエラー）が発生して賞球払出が不可能な状態のときに、賞球払出の準備中である旨を示すデータを、受信ＡＣＫ信号の所定ビットを異ならせることにより設定し、当該設定がなされた受信ＡＣＫ信号を送信する。 - 特許庁

The interrupt handler authenticates whether the access by the ROM rewriting program is authorized, and performs access for rewriting the write protect bit WP in a control register 152 to '0' and re-sets the write protect of the flash BIOS-ROM 18, and stops the rewriting when deciding that the access is not authorized.例文帳に追加

割り込みハンドラは、ＲＯＭ書き換えプログラムによるアクセスが正当なものであるか否かの認証を行い、正当なアクセスではないと判定した場合には、書き換えを阻止するために、制御レジスタ１５２内のライトプロテクトビットＷＰを“０”に書き換えるアクセスを実行し、フラッシュＢＩＯＳ−ＲＯＭ１８のライトプロテクトを再設定する。 - 特許庁

The output buffer control signal generator 131 reduces a high frequency component included in communication waves of communication signals on shifting from dominant to recessive to prevent ringing of communication waves by gradually increasing impedance of the transistors 132 and 133 during one bit time of a communication signal representing dominant.例文帳に追加

そして、出力バッファ制御信号生成部１３１は、ドミナントを表す通信信号の１ビット時間において、トランジスタ１３２，１３３のインピーダンスを徐々に高くすることにより、ドミナントからレセッシブへの変化時における通信信号の通信波形に含まれる高周波成分を低減して通信波形のリンギングを抑制する。 - 特許庁

The controller 50 supplies the light source 42 with a control pulse signal CS for blinking the light source 42 in a binary state by repeating a pulse sequence pattern consisting of a plurality of bits of a fixed number, each bit of which takes two states of a first level for turning on the light source 42 and a second level for turning off the light source 42.例文帳に追加

制御装置５０は、各ビットが光源４２を点灯させる第１レベルと消灯させる第２レベルの２状態を取ることができる一定数の複数ビットから成るパルス列パターンを繰り返すことによって、光源４２を２値状態で明滅させる制御パルス信号ＣＳを光源４２に供給する。 - 特許庁

To establish a power control mechanism which is capable of taking into account the various phenomena affecting the performance of the radio connection and which can also respond to degrading signal quality before bit errors begin to occur, pseudo errors, i.e., decision-making instants at which a symbol error nearly occurred, are monitored at the receiving end.例文帳に追加

無線接続の性能に影響する種々の現象を考慮することができ且つビットエラーが発生し始める前に信号クオリティ低下に応答することのできる電力制御メカニズムを形成するために、擬似エラー、即ち記号エラーがほぼ発生したところの判断実行の瞬間が、受信端において監視される。 - 特許庁

A signal strength control circuit 140 controls the gain of a variable gain amplifier 120 into value capable of effectively using a bit resolution within a range not to exceed the allowable signal strength of the input signal of an A/D converting circuit 60 and also controls the signal strength of an up signal from a subscriber side modem 40.例文帳に追加

信号強度制御回路１４０は、Ａ／Ｄ変換回路６０の入力信号の信号強度許容値を越えない範囲で、かつビット分解能を有効に使用できる値になるように、利得可変アンプ１２０の利得を制御し、加入者側モデム４０からの上り信号の信号強度を制御する。 - 特許庁

To actualize a transcoder code quantity control system, which minimizes distortion generated accompanying requantization by controlling a deleted code quantity corresponding to the size of a quantization parameter obtained from an input bit stream, by taking into account the deleted code quantity and generated distortion of an in-transcoder requantizing process.例文帳に追加

トランスコーダ内再量子化処理における削減符号量と発生歪みを考慮することにより、入力ビットストリーム中より得られる量子化パラメータの大きさに応じて削減符号量を制御し、再量子化にともない発生する歪みを最小化するトランスコーダ符号量制御方式を実現する。 - 特許庁

To surely transmit the digital data, without lowering the transmission rate or without generating bit errors, when ringing of a frequency near the carrier wave is generated in a lighting system for transmitting the control signal among plural luminaires with the rectangular carrier wave ASK- modulated by the digital data.例文帳に追加

デジタルデータによりＡＳＫ変調された矩形波の搬送波により複数の照明器具間で制御信号を伝送する照明装置において、伝送レートを下げることなく、かつ搬送波に近い周波数のリンギングが生じるような場合にもビットエラーを起こすことなく、確実にデジタルデータを伝送可能とする。 - 特許庁

The communication section is configured so that the frame reception time and the frame ID as the identification code of a time slot in which the frame has been transmitted can be set, and the control section records the information of a frame reception time and the frame ID to be inputted from the communication section into a log file, each time a frame is received, after setting the bit length.例文帳に追加

通信部は、フレーム受信時刻及びフレームが送信されたタイムスロットの識別コードとしてのフレームＩＤを特定可能な構成にされており、制御部は、ビット長設定後、フレームが受信される度、通信部から入力されるフレーム受信時刻及びフレームＩＤの情報を、ログファイルに記録する。 - 特許庁

Namely, the device performs the rate control making the maximum permissible bit rate corresponding to the maximum throughput calculated on the basis of a data transceiving period which eliminates a non-execution period of data transceiving which does not contribute to the data transceiving, or the maximum throughput calculated on the basis of a receiving interval of continuous transmission packets measured by a client, as an upper limit.例文帳に追加

すなわち、データ送受信に対する寄与のないデータ送受信非実行期間を省いたデータ送受信期間に基づいて算出される最大スループット、あるいは、クライアントで計測される連続送信パケットの受信間隔に基づいて算出した最大スループットに相当する最大許容ビットレートを上限としたレート制御を行う。 - 特許庁

A moving image encoding device 10 for encoding a moving image comprises: a VBV model part 4 to simulate an occupancy amount (VBV buffer occupancy amount) of a code buffer in decoding; and a bit rate control part 5 to determine a quantization width (quantization scale 18) according to a change speed of the occupancy amount of the code buffer so as to increase the occupancy amount of the code buffer.例文帳に追加

動画像を符号化する動画像符号化装置１０であって、復号における符号バッファの占有量（ＶＢＶバッファ占有量）をシミュレーションするＶＢＶモデル部４と、符号バッファの占有量が増加するように、符号バッファの占有量の変化速度に応じて量子化幅（量子化スケール１８）を決定するビットレート制御部５とを備える。 - 特許庁

By having a dummy cell array 201 arranged in a memory cell array 101, and an intermediate buffer 300 arranged between the dummy cell array and the input-output circuits 400, control signal of the input-output circuit 400 can be operated at a high speed and at a high frequency in the memory of a large bit width, while the effect of increasing area to the absolute minimum is suppressed.例文帳に追加

ダミーセルアレイ２０１をメモリセルアレイ１０１内に配置し、中間バッファ３００を入出力回路４００の間に配置することにより、ビット幅の大きなメモリにおいても面積増大効果を最小限に抑えつつ、入出力回路４００の制御信号を高速かつ高周波で動作させることを可能にする。 - 特許庁

A digital broadcasting receiver is provided with a tuner 1 for tuning a desired broadcasting station from among a plurality of broadcasting stations, a demodulating circuit 3 for demodulating a plurality of bit frames constituting the digital broadcasting of the tuned broadcasting station, and for outputting the demodulated result, and a control circuit 4 for controlling the operations of the tuner and the demodulating circuit.例文帳に追加

本発明に係るデジタル放送受信機は、複数の放送局の中から所望の放送局を選局するためのチューナ１と、選局された放送局のデジタル放送を構成する複数本のビットフレームに復号処理を施して出力する復調回路３と、チューナ及び復調回路の動作を制御する制御回路４とを具えている。 - 特許庁

The gate voltage generation circuit 15 generates the voltage V1 by performing feedback control in such a manner that the difference between the bit line precharge voltage VHB and the voltage V1 coincides with the threshold voltage of a second PMOS transistor TP2 while the prescribed current flows to the second PMOS transistor TP2 having the same process and operation characteristics as those of the PMOS transistor TP1.例文帳に追加

ゲート電圧発生回路１５は、ＰＭＯＳトランジスタＴＰ１とプロセス及び動作特性が同一の第２のＰＭＯＳトランジスタに所定の電流を流した状態で、ビット線プリチャージ電圧ＶＨＢと電圧Ｖ１の差が第２のＰＭＯＳトランジスタのしきい値電圧に一致するようにフィードバック制御を行って電圧Ｖ１を発生する。 - 特許庁

In the calculation system of the door opening permission range, specific information bit of a center of a platform is added to absolute position information transmitted by TP (transponder) and the maximum value of usual addition error is varied, thereby, the calculation of the present position is accomplished without unnecessarily increasing TP and safety of door control is ensured.例文帳に追加

本発明は、ＴＰが送信する絶対位置情報に、プラットフォーム中央という特殊情報ビットを追加し、通常の積算誤差の最大値を変化させることによって、ＴＰを必要以上に増やすことなく、現在位置計算を実現し、ドア制御の安全性を確保するドア開許可範囲の計算システムを特徴とする。 - 特許庁

A DRAM apparatus has a bit line, a word line and a memory cell, and further has a word line potential control circuit that connects the word line and a counter electrode HVC1P of a plate of the memory cell during a predetermined period when a potential of the word line WL is switched from a selection potential VBOOT to a non-selection potential VNB.例文帳に追加

本発明に係るＤＲＡＭ装置は、ビット線と、ワード線と、メモリセルとを備えるＤＲＡＭ装置であって、前記ワード線ＷＬを選択電位ＶＢＯＯＴから非選択電位ＶＮＢに切り替える場合の所定期間に、前記ワード線と前記メモリセルのプレートの対極ＨＶＣ１Ｐとを接続するワード線電位制御回路を備えるものである。 - 特許庁

To deal with channel hopping in an encoding system with a function of distributing the sequence parameter set information and the picture parameter set information through the outband (other than video encoded bit streams) in units of slices, and control a receiver when the same ID is used among different channels or the number of combined parameters exceeds the limited number of IDs.例文帳に追加

スライスを単位とし、アウトバンド（映像符号化ビットストリーム外）でシーケンスパラメータ設定情報やピクチャパラメータ設定情報を配信する機能を持つ符号化方式でのチェンネルホッピングに対応し、異なるチェンネルで同じＩＤを使用した場合やパラメータの組み合わせが限られたＩＤ数を超えた場合に受信機の制御を可能とする。 - 特許庁

Each of a control quantum circuit (100) and a target quantum bit circuit (200) comprises quantum box electrodes (101, 201) composed of a superconductor, counter electrodes (102, 202) coupled by sandwiching the quantum box electrodes and tunnel barriers (104, 204), and gate electrodes (103, 203) coupled via the quantum box electrodes and gate capacities (105, 205).例文帳に追加

制御量子ビット回路（１００）及び標的量子ビット回路（２００）の各々は、超伝導体で構成された量子箱電極（１０１，２０１）と、この量子箱電極とトンネルバリア（１０４，２０４）を挟んで結合された対向電極（１０２，２０２）と、量子箱電極とゲート容量（１０５，２０５）を介して結合したゲート電極（１０３，２０３）とから構成されている。 - 特許庁

In an optical signal receiving device, a switching controller selects a monitoring part as a connecting destination, based on bit rate information a5 corresponding to a transmission system classification sent from a frequency detector 5, and sends the connection control signal for operating the switching unit so that the selected monitoring part is connected to a clock, a data reproducer 3 in a performance monitoring circuit 6.例文帳に追加

パフォーマンスモニタ回路６では、切換制御部が、周波数検出回路５から送られてきた伝送方式種別に対応したビットレート情報ａ5に基づいて、接続先としてのモニタ部を選択し、選択されたモニタ部が、クロック・データ再生回路３と接続されるように、切換部を動作させるための接続制御信号を送る。 - 特許庁

An output position control part 33 functions as a rate matching/first interleaving part, repeats or eliminates a bit determined by the D calculating part 32, newly redistributes a plurality of bits to a plurality of columns on the basis of the number D of cumulative repetition/deletion bits and interchanges bits of at least two columns among a plurality of columns obtained by redistribution.例文帳に追加

出力位置制御部３３は、レートマッチング・第１インタリーブ部として機能し、Ｄ算出部３２で判定されたビットを反復または削除するとともに、累積反復／削除ビット数Ｄに基づいて複数のビットをあらためて複数の列に再分配し、再分配で得られた複数の列のうち少なくとも二列のビットを入れ替える。 - 特許庁

The subcarrier adaptive control method includes a stage (S2) of obtaining necessary transmission power per unit bit of each combination of a subcarrier on the basis of propagation estimation results of respective subcarriers and a modulation system or encoding rate and a stage (S3) of selecting combinations of subcarriers and modulation systems or encoding rates in the increasing order of every unit bits.例文帳に追加

各サブキャリアの伝搬路推定結果に基づき、サブキャリアと変調方式又は符号化率との組み合わせの各々の単位ビット当たりの所要送信電力を求める過程（Ｓ２）と、単位ビット当たりの所要送信電力が小さい順に、サブキャリアと変調方式又は符号化率との組み合わせを選択する過程（Ｓ３）とを有する。 - 特許庁

To disclose a technology for amplifying the sensing voltage level of cell data by utilizing a CMOS threshold voltage reference especially in a main bit line and deciding the cell data at the time of application of a reference timing strobe on a basis of a time axis, regarding a nonvolatile ferroelectric memory device having a timing reference control function and a method for controlling the same.例文帳に追加

本発明はタイミングレファレンス制御機能を有する不揮発性強誘電体メモリ装置及びその制御方法に関し、特にメインビットラインにおいてＣＭＯＳしきい値電圧レファレンスを利用してセルデータのセンシング電圧レベルを増幅し、時間軸を基準にレファレンスタイミングストローブの印加時点でセルデータを判定することができるようにする技術を開示する。 - 特許庁

The bit line precharge voltage generator is provided with a precharge voltage generating circuit 4200 which generates the first voltage and supplies the voltage to the precharge circuits, a first capacitor 200, a charging means 201 which charges the first capacitor and transfer gate circuits (202, 203 and 204) which control the connection/disconnection of the first capacitor and the precharge circuits.例文帳に追加

ビット線プリチャージ電圧発生装置は、第１の電圧を発生してプリチャージ回路に供給するプリチャージ電圧発生回路４２００と、第１のキャパシタ２００と、第１のキャパシタを充電する充電手段２０１と、第１のキャパシタとプリチャージ回路との接続・切断を制御するトランスファーゲート回路（２０２、２０３、２０４）とを具備する。 - 特許庁

As the other methods, there are the method of omitting the TCF signal in the procedure and the method of transmitting the picture information after the NSS signal and the TCF signal or after the NSS signal or a CTC signal without transmitting the tone by providing an inter-page mode change shortening control presence/absence informing bit in an NSF signal and the NSS signal (non-standard function setting).例文帳に追加

他の方法として、手順中、ＴＣＦ信号を省略する方法や、ＮＳＦ信号やＮＳＳ信号（非標準機能設定）中にページ間モード変更短縮制御有り無し通知ビットを設けることにより、トーンを送らず、ＮＳＳ信号とＴＣＦ信号の後、またはＮＳＳ信号またはＣＴＣ信号の後に、画情報を送る方法もある。 - 特許庁

Even when failed to receive a radio signal, if a radio wave is captured by a radio-wave check and an identification bit pattern BP is detected, a control part 1 considers that it is switched from a transmission period to a pause period and allows a timer to start counting of an intermittent reception interval, by setting the intermittent reception interval to the same time duration as the pause period.例文帳に追加

無線信号の受信に失敗したとしても、電波チェックによって電波が捉えられており且つ識別用ビットパターンＢＰが検出されていれば、制御部１は送信期間から休止期間へ切り換わったとみなし、間欠受信間隔を休止期間と同じ時間に設定してタイマによる間欠受信間隔のカウントを開始させる。 - 特許庁

A voltage value output as a differential signal from a first and a second output terminal of the differential amplifier section 21 is converted into a six-bit digital value by a sequential comparison type AD converter circuit (which consists of the first variable capacity section 22A, the second variable capacity section 22B, and the comparator section 23 and connection control section 24) and then is output.例文帳に追加

差動増幅部２１の第１出力端子および第２出力端子から差動信号として出力された電圧値は、逐次比較型ＡＤ変換回路（第１可変容量部２２Ａ，第２可変容量部２２Ｂ，比較部２３および接続制御部２４からなる。）により、６ビットのデジタル値に変換されて出力される。 - 特許庁

When the alarm signal transmission section 22-5 receiving the abnormity operation signal transmits an alarm signal to an alarm supervisory section 23, the alarm supervisory section 23 transmits a processing stop signal to a decoding section 22-4 that allows a power control section 22-6 to generate a TPC bit to instruct a low transmission power level of an incoming signal from a mobile terminal.例文帳に追加

異常動作信号の受信にともないアラーム信号発信部２２−５からアラーム監視部２３へアラーム信号が送信されると、アラーム監視部２３から復号部２２−４へ処理停止信号が送信され、パワーコントロール部２２−６において、移動端末からの上り信号の送信電力レベルを低く抑えることを指示するＴＰＣビットが生成される。 - 特許庁

This video recording device 1 includes: a genre information obtaining part (exemplified by a program information obtaining part 31) for obtaining genre information on broadcasting program data; a complicatedness detecting part 21 for detecting complicatedness concerning graphics indicated by the received graphics data; and a compression rate control part 32 for controlling a predetermined target bit rate in a compression part 22.例文帳に追加

録画装置１は、放送番組データに関するジャンル情報を取得するジャンル情報取得部（番組情報取得部３１で例示）と、受信した映像データが示す映像についての複雑さを検出する複雑さ検出部２１と、圧縮処理部２２での所定のターゲットビットレートを制御する圧縮率制御部３２とを備える。 - 特許庁

To appropriately switch and control servo standby state and to realize significant power-saving in a disk drive, with respect to the variation of intermittent pause periods during nonregular intermittent drive periods resulting from the variation of accumulation or read rate to a shockproof memory by an image rate, in the disk drive apparatus compatible with a variable bit rate (VBR) method.例文帳に追加

可変レート符号化器（ＶＢＲ）に対応したディスクドライブ装置では映像レートによってシュックプルーフメモリへの蓄積又は読み出しレートが変動するので間欠駆動周期が不定期となるが、この間欠休止期間の変動に対してサーボ待機状態を適切に切替制御し、ディスクドライブの徹底した省電力化を図る。 - 特許庁

Abutting and separating information (bit in the midst of CCS operation of control information) showing the abutting and separating circumstances of a cleaning member 231 with respect to an electrifying roller 22 is stored in the data member 52 of an electronic module 5 provided in a photoreceptor cartridge 2, and the abutting and the separating circumstances of the member 231 with respect to the roller 22 are grasped based on the abutting and separating information.例文帳に追加

感光体カートリッジ２に設けられた電子モジュール５のデータメモリ５２には、帯電ローラ２２に対する清掃部材２３１の離当接状況を示す離当接情報（制御情報のＣＣＳ動作中ビット）が記憶されており、この離当接情報に基づき帯電ローラ２２に対する清掃部材２３１の離当接状況が把握される。 - 特許庁

A control part 2f of the personal digital assistant 2 displays an image represented by bit map data associated with user input information, on a display part 2b in a color shown by color information associated with the user input information in the case that information received by an antenna 2a includes the user input information.例文帳に追加

携帯情報端末２の制御部２ｆは、アンテナ２ｃによって受信された情報にユーザ入力情報が含まれている場合に、ユーザ入力情報に関連づけられているビットマップデータによって示される画像をユーザ入力情報に関連づけられている色情報によって示された色で表示部２ｂに表示させる。 - 特許庁

When a video recording data file is managed as a block on the HDD, a device is in an initialization time of start, when the bit map table on a memory for managing a space of the block on the HDD is made, if initialization of required hardware and software is finished and video recording data can be reproduced, the control part receives reproduction of video recording.例文帳に追加

録画データファイルがＨＤＤ上のブロックとして管理されているときに、装置起動の初期化時であって、ＨＤＤ上のブロックの空きを管理するためのメモリ上のビットマップテーブルを作成しているときに、必要なハードウェアとソフトウェアの初期化が終了して録画データが再生可能になっていれば、制御部は、録画の再生を受け付ける。 - 特許庁

When low-order four-bit contents of scene information SC are changed into '0010', display control data stored in a display ROM and read out of a sub-CPU is switched to slant scanning of a special pattern, namely, slant scanning for executing an offset display position to a display portion in the neighboring column of a special pattern display portion 16B.例文帳に追加

シーン情報ＳＣの下位４ビットの内容が「００１０」へと変化した時、サブＣＰＵ５４から読み出される表示用ＲＯＭ５６格納の表示制御用データは、特別図柄の走査方向を斜め、すなわちオフセット表示位置を特別図柄表示部１６Ｂの隣接する列の表示部へ実行する斜め走査に切り替わる。 - 特許庁

When an N-bit up counter 401 starts and the count value of the counter 401 agrees with the value of a register 411, a forcible lighting signal for lighting forcibly a laser at a non-image part is made to be active, and also a sampling signal for deciding an APC (automatic power control) monitoring section is made to be active at this time.例文帳に追加

Ｎビットアップカウンタ４０１がスタートしてから、カウンタ４０１のカウント値がレジスタ４１１の値と一致したとき、非画像部でレーザを強制的に点灯させるための強制点灯信号をアクティブにし、さらに、カウンタ４０１のカウント値がレジスタ４０１と一致したとき、ＡＰＣモニタ区間を決めるためのサンプル信号をアクティブにする。 - 特許庁

The control circuit 103 detects the signal level of bits in a common region, where the signal level of the each bit constituting the time code should be the same, and decides the quality of the reception sensitivity, based on the number of the bits of which the signal levels have come to a prescribed level within a prescribed time, so as to be displayed on a display part 104 and is notified.例文帳に追加

制御回路１０３は、タイムコードを構成する各ビットの信号レベルが同一になるべき共通領域において前記ビットの信号レベルを検出し、所定時間内において前記信号レベルが所定レベルになったビットの数に基づいて、受信感度の良否を判断して、表示部１０４に表示して報知する。 - 特許庁

Upon the receipt of the switching enabled information packets 8, the mobile station 4 temporarily switches a reception frequency to f4, receives a broadcast signal in a peripheral broadcast area, measures channel quality such as a reception signal strength and a bit error rate, and compares the channel quality of the broadcast channel 6a with that of a broadcast channel 6b to perform channel switching control.例文帳に追加

移動局４は、切替可情報パケット８を受信すると、受信周波数を一時的にｆ４に切り替えることによって、周辺放送エリアの放送信号を受信し、受信信号強度やビット誤り率などの回線品質を測定し、放送回線６ａと放送回線６ｂの回線品質を比較して回線切替制御を行う。 - 特許庁

A main control MPU 4100a is capable of determining (generating) the display forms of the symbols to be derived and displayed without overlapping by executing three bit operations to the value of an allocation range for big winning symbols or an allocation range for losing symbols on the basis of the result of determining whether to generate a big winning game state in special symbol/flag setting processing.例文帳に追加

主制御ＭＰＵ４１００ａは、特別図柄・フラグ設定処理で大当り遊技状態を発生させるか否かの判定結果に基づいて大当り図柄用割り振り範囲又ははずれ図柄用割り振り範囲のうちいずれかの値に対して、３つのビット演算を実行して導出表示するための図柄の表示態様を重複することなく決定（生成）することができる。 - 特許庁

The flash memory device includes: a memory cell array having memory cells arrayed on word lines and bit lines; a voltage generating circuit constituted so as to generate a program voltage to be applied to a selected word line; a program voltage controller constituted so as to variably control a start level of the program voltage to be applied to remaining pages of each word line by a programming characteristic of the first page of each word line.例文帳に追加

フラッシュメモリ装置はワードラインとビットラインに配列されたメモリセルを有するメモリセルアレイと、選択されたワードラインに印加されるプログラム電圧を発生するよう構成される電圧発生回路と、各ワードラインの一番目のページのプログラム特性により、各ワードラインの残りのページに適用されるプログラム電圧の開始レベルを可変制御するよう構成されるプログラム電圧制御器を含む。 - 特許庁

When a channel mode control signal shows the dual stereo of four channels, a signal switching means 150 outputs the main stereo signals from the input terminals 101 and 102 and the subordinate stereo signals from the input terminals 107 and 108 and an encoding means 120 encodes the main stereo signals and the subordinate stereo signals and generates two independent encoded bit streams #1 and #2.例文帳に追加

チャンネルモード制御信号が４チャンネルのデュアルステレオを示す場合、信号切換手段１５０は、入力端子１０１，１０２からの主となるステレオ信号と、入力端子１０７，１０８からの副となるステレオ信号を出力し、符号化手段１２０は、主となるステレオ信号と副となるステレオ信号を符号化して、独立した２つの符号化ビットストリーム＃１，＃２を生成する。 - 特許庁

This memory system includes: a memory cell array; a row/column decoder for selecting a row/column of the memory cell array according to a multibit address signal; and a mode control circuit for setting an operation mode according to at least one bit of the multibit address signal used for selecting the row/column, and the method is provided for setting an operation mode in the memory system.例文帳に追加

本発明は、メモリセルアレイ、マルチビットアドレス信号に従って前記メモリセルアレイの行および列を各々選択する行および列デコーダと、前記行または列を選択するのに使用された前記マルチビットアドレス信号の少なくとも１ビットに従って動作モードを設定するモード制御回路を含むメモリ装置と、前記メモリ装置で動作モードを設定する方法に関するものである。 - 特許庁

A correction circuit 13 is operated synchronously with other prescribed bit change pattern in operating timing control data CKP to set various image pick-up conditions, such as selection of an exposure time and switching of a read speed of pixel charges, depending on any reference clock signal among reference clock signals CLK1, CLK2, CLK3, etc., and contents of pattern selection data PS.例文帳に追加

補正回路１３は、動作タイミング制御データＣＫＰのうちの他の所定ビットの変化パターンに同期して動作するようになっており、基準クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３…の内のいずれか１つの基準クロック信号とパターン選択デ−タＰＳの内容に応じて、露光時間の選択や、画素電荷の読出し速度の切換え等、種々の撮像条件を設定することができるようになっている。 - 特許庁

Voltage input switches SW-SW7 are independently provided to individual terminals of all unit capacitors C0-C7 being components of the charge reallocation type analog/digital converter 9, and multiplexers MUX 0-MUX7 of the switches optionally can switch any of control signals CNT0-CNT 3 for controlling the voltage input switches by each bit.例文帳に追加

電荷再配分型Ａ／Ｄ変換器９を構成するすべての単位容量Ｃ０〜Ｃ７の個別端に電圧入力スイッチＳＷ０〜ＳＷ７を独立に備え、該電圧入力スイッチの制御端子を、該スイッチ毎のマルチプレクサＭＵＸ０〜ＭＵＸ７により各ビットの電圧入力スイッチを制御する制御信号ＣＮＴ０〜ＣＮＴ３のいずれかと任意に切り替えできる構成とした。 - 特許庁

On this page stream, a partial picture list composed of at least one group of partial picture data displaying the partial picture by bit map data, etc., which is a part of the display contents of one screen, and display mode information such as an XY coordinate showing a display position, and control information describing an instruction to be executed according to an input signal are described.例文帳に追加

前記ページストリームには、１画面の表示内容の一部である部分画像をビットマップデータなどで表した部分画像データと、その表示位置を表すＸＹ座標などの表示態様情報との少なくとも１つの組からなる部分画像リストと、入力信号に対応して実行されるべき命令が記述された制御情報とが記述されている。 - 特許庁

Situations of the number of bit errors and the intensity of a reception electric field in traveling a certain zone are previously stored in a known data storage device 200 along with positional information, and the transmission power control part controls the transmission power of the transmission part based on the known data, whereby radio communication can be executed by transmission power complying with a transmission quality environment at the present location where a train travels.例文帳に追加

一定の区間を走行したときのビット誤り数や受信電界強度の状況を位置情報とともに既知データ記憶装置２００に記憶させておき、この既知データに基づいて送信電力制御部が送信部の送信電力を制御することで、列車が走行している現在位置の伝送品質環境に適合した送信電力で無線通信することができる。 - 特許庁

To correctly discriminate and assemble a P format and to prevent occurrence of deviation in data in assembled frames on the occurrence of an error in bits in an SAR header including a CSI bit of an AAL 1 cell or in the case insertion of a dummy cell with respect to a band control system used when a consecutive data row transferred with divisions by cells of the AAL 1 format is received and assembled.例文帳に追加

本発明はＡＡＬ１フォーマットのセルによって分割して転送された連続データ列を受信して組立てる際の帯域制御方式に関し，ＡＡＬ１セルのＣＳＩビットを含んだＳＡＲヘッダに複数ビットのエラーの発生時や，ダミーセルの挿入時にも正しくＰフォーマットを判定して組立を行ってフレーム内のデータにずれが生じることを防ぐことを目的とする。 - 特許庁