1153万例文収録!

「Control Bit」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Control Bitの意味・解説 > Control Bitに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Control Bitの部分一致の例文一覧と使い方

該当件数 : 1667



例文

For a transformation coefficient that a DWT section 13 outputs after wavelet-transforming an inputted image signal, a quantization section 14 performs quantization, rearrangement, and bit shifting processing based upon a quantization step size that a picture quality control section 23 finds according to target picture quality, and rearrangement and bit shifting processing based upon setting information on a region of interest that an ROI section 15 sets.例文帳に追加

DWT部13が入力された画像信号をウェーブレット変換して出力した変換係数に対して、量子化部14が、画質制御部23において目標画質に応じて求められた量子化ステップサイズに基づく量子化、並べ替えおよびビットシフトの処理と、ROI部15で設定された関心領域の設定情報に基づく並べ替えおよびビットシフト処理と、を施す。 - 特許庁

A correction pseudo data generating circuit 12 gives correction pseudo data resulting from delaying received data subjected to biphase modulation by one symbol and inverting the resulting data to a multiplexer circuit 14, recognizes a bit border from an output of a synchronization detection circuit 10, obtains a signal denoting a preceding symbol and a succeeding symbol of a bit, and gives it to the multiplexer circuit 14 as a control signal.例文帳に追加

補正用疑似データ生成回路12は、バイフェーズ変調を受けた入力データについて、1シンボル分遅延して反転した補正用疑似データをマルチプレクサ回路14に供給するとともに、同期検出回路10の出力からビット境界を認識し、1つのビットの前シンボル、後シンボルを示す信号を得、これを制御信号としてマルチプレクサ回路14に供給する。 - 特許庁

The host computer 1 is equipped with a calculation part 17 which calculates an image formation time based upon bit map data of one certain band and the transfer time of bit map data of a band to be transferred next and a communication control part 18 which compares the image formation time with the transfer time and requests a status from the printer 2 only when the image formation time is longer than the transfer time.例文帳に追加

ホストコンピュータ1は、ある1つのバンドのビットマップデータに基づく画像形成時間と、その次に転送されるバンドのビットマップデータの転送時間とを計算する計算部17と、画像形成時間と転送時間とを比較し、画像形成時間が転送時間より長いときのみプリンタ2に対してステータス要求を行う通信制御部18とを備える。 - 特許庁

The reset pulse-control circuit RSTCTL includes: a signal-output circuit SOUT which outputs a signal FLGRST on the basis of a current Ireset and a reference current Irefrst which each flow through a selected memory cell MC; and a current-holding circuit IMEM which holds a current which flows through the selected bit line or a wire electrically connected to a bit line for a predetermined time.例文帳に追加

リセットパルス制御回路RSTCTLは、選択メモリセルMCに流れる電流Iresetと参照電流Irefrstとに基づき信号FLGRSTを出力する信号出力回路SOUTと、所定の期間に選択ビット線又はビット線と電気的に接続されている配線に流れる電流を保持する電流保持回路IMEMとを備える。 - 特許庁

例文

In a write control circuit 113, after memory cells in a unit region, selected from a main array 100 and a monitor bit region 101 corresponding to the unit region, are erased when writing data, data are written in the unit region selected from the main array 100 and data determined in accordance with the number of times of rewriting of the unit region is written in the monitor bit region 101.例文帳に追加

書き込み制御回路113は、データ書き込み時に、メインアレイ100から選択された単位領域と、当該単位領域に対応するモニタービット領域101内のメモリセルを消去した後、メインアレイ100から選択された単位領域にデータを書き込み、当該単位領域の書き換え回数に対応して定められたデータをモニタービット領域101に書き込む。 - 特許庁


例文

This image recorder is provided with encoding/decoding means (14, 18) having a plurality of encoding/decoding modes whose bit rates are different, a recording medium (28) connected to the encoding/decoding means, and a control means (25) for setting prescribed bit rates at the encoding/ decoding means at encoding/decoding and outputting inputted image signals, without writing them in the recording medium.例文帳に追加

異なるビットレートの複数の符号化・復号化モードを具備する符号化・復号化手段(14、18)と、該符号化・復号化手段に結合する記録媒体(28)と、該記録媒体に書き込みを行わずに入力された画像信号を符号化・復号化して出力する場合には、前記符号化・復号化手段に所定のビットレートを設定する制御手段(25)とを有する画像記録装置。 - 特許庁

In a rewrite operation, the driving circuit 22 controls to selectively draw electrons from a floating gate FG3 to the local bit line LB2 by FN tunneling by respectively applying a negative voltage to the control gate CGn, a positive voltage to the selection gate SG0, a voltage lower than the voltage of the selection gate SG0 to the selection gate SG1 and a positive voltage to the local bit line LB2.例文帳に追加

駆動回路22は、書き換え動作の際、コントロールゲートCGnに対して負電圧、セレクトゲートSG0に正電圧、セレクトゲートSG1にセレクトゲートSG0の電圧よりも低い電圧、ローカルビット線LB2に正電圧をそれぞれ印加することによって、FNトンネリングによりフローティングゲートFG3からローカルビット線LB2に電子を選択的に引き抜く制御を行なう。 - 特許庁

Even if the reception of a radio signal is failed since frame synchronization is not successful within a predetermined time, or owing to the occurrence of a transmission error, a control unit 1 checks a radio wave again when a bit pattern BP for discrimination is detected, or stops a radio transmission/reception unit 2 and restarts counting an intermittent reception interval when the bit pattern BP for discrimination is not detected even once.例文帳に追加

所定時間内にフレーム同期が取れなかったりあるいは伝送誤りが生じて無線信号の受信に失敗したとしても、制御部1は識別用ビットパターンBPが検出されていれば再度電波チェックを行い、識別用ビットパターンBPが一度も検出されていなければ無線送受信部2を停止させて間欠受信間隔のカウントを再開する。 - 特許庁

Among them, M and N are natural numbers, and the second storage cells and the first transistors control whether the open circuit is formed between the corresponding bit line and sense amplifier, or not, and a write-in of a test result of the nonvolatile memory array is carried out by the second transistor and the enable line.例文帳に追加

その中で、MとNは自然数であって、第2記憶セルと、第1トランジスタは、対応するビット線とセンス増幅器の間が開路であるか否かを制御し、第2トランジスタとエネイブル線とは、不揮発性メモリアレイのテスト結果を書き込む。 - 特許庁

例文

A switching control part 30 is equipped with an inverter 32 and two AND gates 34 and 36 and selectively switches drivers 40 and 50 to which the pulse signal from the PCM-PWM conversion part 20 is inputted according to the value of the sign bit.例文帳に追加

切替制御部30はインバータ32と2つのアンドゲート34、36を備えており、符号ビットの値に応じて、PCM−PWM変換部20から入力されるパルス信号が入力されるドライバ40、50を選択的に切り替える。 - 特許庁

例文

Based on the pattern in change, the change pattern judging part 74 detects that the display terminal 30 is moving, and a reception quality display control part 76 displays the bit error rate as a reception quality level on an LCD 32 as a bar chart or a numerical value.例文帳に追加

この変化のパターンから変化パターン判定部74は表示端末30が移動中であることを検出し、受信品質表示制御部76はビット誤り率を受信品質レベルとしてLCD32上に棒グラフまたは数値で表示する。 - 特許庁

An n-bit data bus that the main amplification parts share is arranged between two divisions of the banks, and (n) CAS latency control circuits are arranged concentrically between two divisions of banks crossing the two divisions for the arrangement of the data bus at right angles.例文帳に追加

主増幅部に共有されるnビットデータバスをバンクを二分した間に配置し、n個のCASレイテンシー制御回路をデータバスの配置のための二分とは直交する方向にバンクを二分した間に集中的に配置するようにした。 - 特許庁

The tap number control circuit 16 estimates a time variation amount in the frequency characteristic of the transmission channel on the basis of a bit error rate of data that are demodulated and then outputted and controls number of the taps of the IIR filter on the basis of the estimated time variation amount.例文帳に追加

タップ数制御回路16は、復調されて出力されるデータのビットエラーレートに基づき上記伝送路の周波数特性の時間変動量を推定し、この推定した時間変動量に基づきIIRフィルタのタップ数を制御する。 - 特許庁

A program information acquisition section 4 acquires a program bit rate and a program broadcast start/end time from the transport packets and a recording and reproduction control section 5 controls data transfer start timing from the disk recording and reproducing section 2 to the tape recording and reproducing section 3.例文帳に追加

番組情報取得部4はトランスポートパケットから番組のビットレート、番組の放送開始・終了時間を取得し、記録再生制御部5がディスク記録再生部2からテープ記録再生部3へのデータ転送開始タイミングを制御する。 - 特許庁

The line memory device 100 includes a line memory macro 101 which uses serial/parallel conversion, a shift register 111 which has its capacity equal to the bit width of the data to be converted into the parallel data, a selector 109 and a control block 110 which controls the register 111 and selector 109.例文帳に追加

ラインメモリ装置100は、シリアルパラレル変換を用いたラインメモリマクロ101、パラレル変換するデータのビット幅と同じ容量のシフトレジスタ111、セレクタ109、シフトレジスタ111とセレクタ109を制御する制御ブロック110とを備える。 - 特許庁

A control circuit 70 detects the total number of zeros continued from the lowermost bit about input data A and coefficient data B which are to be multiplied by a multiplier 50 and sets a value of an enable signal EN[7:0] on the basis of the detected total number of zeros.例文帳に追加

制御回路70は、乗算器50で乗算される入力データAと係数データBについて、最下位ビットから連続する0の総数を検出し、検出した0の総数に基づいてイネーブル信号EN[7:0]の値を設定する。 - 特許庁

When a writing request is transmitted from an internal memory 211 having an internal bus of n-bits, a bus use is permitted by a bus arbitration part 107, but conversion into a m-bit width (m>n) is required when DMA-transferred by a memory reading control part 208.例文帳に追加

nビットの内部バスを持つ内部メモリ211からの書き込み要求であった場合、バス調停部107でバス使用許可が与えられるが、メモリ読み出し制御部208がDMA転送する際にm(m>n)ビット幅への変換が必要となる。 - 特許庁

A control section of a liquid drop delivery device for producing the color filter generates a conversion data in which an identifier data given to the LCD is converted using a spread technology such as discrete cosine transform (DCT) and based on the conversion data, a bit map data is created.例文帳に追加

カラーフィルタを製造する液滴吐出装置の制御部は、液晶ディスプレイに付与される識別子データを、DCTなどの拡散技術を用いて変換した変換データを生成し、この変換データに基づいてビットマップデータを生成する。 - 特許庁

Setting a control circuit 180 changes a period of the redistribution comparison signal 183 to the capacitor group 120 proportional to their capacitance thereby realizing a relation of T'<n×T, where T' indicates successive comparison type AD conversion for an n-bit digital output.例文帳に追加

制御回路180を設定することによって、再配分比較信号183周期を変更し、容量群120を構成する121から126までの容量に比例した時間を割り当てることで、nビットデジタル出力逐次比較型AD変換をT´とするとT´< n×Tを実現する。 - 特許庁

At the time of test, the transistor T1 is turned on by an offset effective signal OC1, an offset addition control signal OPL1 is pulled from low level to high level, and an offset adding voltage from the capacitor CD1 is superposed on the bit line BLNk through the transistor T1.例文帳に追加

試験時には、オフセット有効信号OC1 によりトランジスタT1 をオンとし、オフセット付加制御信号OPL1 を、例えばローレベルからハイレベルとし、キャパシタCD1によるオフセット付加電圧をトランジスタT1 を介してビット線BLNk に重畳させる。 - 特許庁

An orthogonal conversion section discriminates whether a maximum max-sfb is able to be taken by a scale factor band index, included in control information subjected to bit stream expansion is 0, that is, whether a spectrum coefficient by one block is all zero (S23).例文帳に追加

直交変換部は、ビットストリーム展開された制御情報に含まれるスケールファクタバンドインデックスが取り得る最大値max_sfbが0であるか否か、すなわち、1ブロック分のスペクトル係数がすべて0であるか否かを判定する(S23)。 - 特許庁

In the base station 1, a reception control section 25 stores the non-voice data repetitively transmitted from the mobile station 2 and a majority decision processing section 13 adopts values at the same bit position of the same non-voice data by majority decision to rebuild up the non-voice data.例文帳に追加

基地局1は、受信制御部12が繰り返し送信されてきた非音声データを格納し、多数決処理部13がこれら同じ非音声データの同じビット位置の値を多数決で採用することにより非音声データを再構成する。 - 特許庁

Corresponding to the control bit C contained in the received digital signal, a receiver outputs a signal, with which the received digital signal is converted into an analog signal, or signal, with which the analog amplification of the received digital signal is performed after conversion into the analog signal.例文帳に追加

受信機は、受信ディジタル信号に含まれるコントロール・ビットCに応じて、受信ディジタル信号をアナログ信号へ変換した信号又は前記受信ディジタル信号をアナログ信号へ変換した後にアナログ増幅した信号を出力する。 - 特許庁

The variable gain amplifier receives digital data to control is gain and is provided with a measurement means that measures a gain when the most significant bit of the data is changed and a correction means that corrects the gain of the amplifier according to the measured gain.例文帳に追加

本発明のゲイン可変アンプは、ディジタルデータによってゲインを制御可能なゲイン可変アンプであって、最上位ビットが変化する際のゲイン値を測定する測定手段と、測定されたゲイン値によってゲイン値を補正する補正手段とを有する。 - 特許庁

A reception quality discrimination section 105 evaluates the reliability of a received signal by taking into account the overflow information and excludes the received signal whose reliability is discriminated low from the base data from producing a TPC bit (Transmission Power Control information).例文帳に追加

受信品質判定部105にて、このオーバーフロー情報を考慮した受信信号の信頼性を評価し、信頼性が低いと判断されるものについては、TPCビット(送信電力制御情報)の生成の基礎データから除外する。 - 特許庁

To solve the problem that since image data have to be transmitted in every frame in a one-bit mode with a conventional liquid crystal display device, the control of a liquid crystal panel cannot be separated from equipment mounting a liquid crystal display device, a system performance cannot be improved.例文帳に追加

従来の液晶表示装置では、1ビットモード時に毎フレーム、画像データを転送する必要があり、それにより液晶表示装置搭載機器から液晶パネルの制御を分離することができないため、システム性能が向上しない。 - 特許庁

To provide technology to control a shared MOS transistor gate voltage that can improve the sensing speed and quickly read data by preventing data inversion due to noise and reducing the bit line capacity when used for the low voltage.例文帳に追加

半導体記憶装置において、低電圧用途に関して、ノイズによるデータ反転を防ぎ、センス時にビット線容量を低減することで、センス速度を高速化し、データ読み出しを速くする、シェアードMOSトランジスタ・ゲート電圧の制御技術を提供する。 - 特許庁

To provide a peak detection circuit having a bit selection control means valid for downsizing, low cost and low power consumption in a time synchronization reproduction processing circuit or the like for a digital broadcast receiver to receive an OFDM modulation signal.例文帳に追加

OFDM変調信号を受信するためのディジタル放送受信機の時間同期再生処理回路等において、小型化、低コスト化及び低消費電力化に有効なビット選択制御手段を有するピーク検出回路を提供することである。 - 特許庁

The data demodulator 38-1 consists of a 3R receiver 40 and an error correction device 42, demodulates data D1 from the received signal light of the channel ch1, corrects its error and supplies error rate information BER (bit error rate) to a control device 46.例文帳に追加

データ復調装置38−1は、3R受信装置40と誤り訂正装置42からなり、ch1の受信信号光からデータD1を復調してその誤りを訂正し、誤り率情報BERを制御装置46に供給する。 - 特許庁

Using the image data of a document read out by means of an image reader 50, emission time of each LED in each exposing unit 33 is evaluated in sixty-four stages and a 6-bit control signal is delivered from a controller 60 to the exposing unit 33.例文帳に追加

画像読取装置50で読み取った原稿の画像データを用いて、各露光装置33の各LEDごとの発光時間を64段階に評価し、制御装置60から露光装置33に6ビットの制御信号として出力する。 - 特許庁

The number of the packed data is counted by a frequency divider 101 for write use based on a write-enabling signal WE and the control is made so that a write signal RAM-WE can be generated every four 8-bit data in a decoder 105 and a write-address counter 107 can be counted up.例文帳に追加

ライトイネーブル信号WEに基づいてライト用分周器101でパックしたデータ数をカウントしておき、4個ごとにデコーダ105でライト信号RAM_WEが生成されライトアドレスカウンタ107がカウントアップされるように制御する。 - 特許庁

A plurality of memory cells are two-dimensionally disposed in two different directions together with connection regions 411, conductive bit lines 4010 extending in a first direction, conductive word lines 6030 extending in a second direction, and conductive control lines 6010 and 6020.例文帳に追加

複数のメモリセルは、接続領域411、第1の方向に延びる導電ビット線4010、第2の方向に延びる導電ワード線6030、および導電制御線6010,6020と共に2つの方向に2次元で配置されている。 - 特許庁

To provide an inexpensive, simple, light and flushable bladder control pad to be applied to ordinary underpants, for autumnal/middle-aged persons still active but having concern about urgent incontinence (a bit of urine leakage) suddenly and unexpectedly caused by coldness, over drinking or the like, and to provide a fitting for the pad.例文帳に追加

寒気、摂水過多等の突然の予想外の緊急失禁(尿小洩れ)の不安を抱えるまだ活動的な初老・中高年のための安価・簡便・軽快な、かつトイレに流せて処理可能な、通常パンツ用尿もれパッドとその取付器具。 - 特許庁

To accelerate the microfabrication, enhancement of performance, and increase in reliability of a memory cell by attaining both the reduction in resistance of a local bit line and the suppression of a short channel effect of the memory cell by means of a flash memory equipped with a third gate G3 besides a floating gate FG and a control gate G2.例文帳に追加

浮遊ゲートFGと制御ゲートG2に加えて、第3ゲートG3を具備するフラッシュメモリで、ローカルビット線抵抗の低減とメモリセルの短チャネル効果抑制を両立させ、メモリセルの微細化、高性能化、高信頼化を促進する。 - 特許庁

In this semiconductor storage device having a shared sense amplifier, a BLI control circuit 22 for outputting a bit line separation signal BLI is configured so as to latch a block selection signal RBS in accordance with a change in a trigger signal RXT.例文帳に追加

シェアードセンスアンプ構成を有する半導体記憶装置において、ビット線分離信号BLIを出力するBLI制御回路22を、トリガ信号RXTの変化に応じてブロック選択信号RBSをラッチするように構成する。 - 特許庁

In the light emitting element 1A integrating a plurality of light emitting diodes 2R, 2G and 2B and an IC 3 for driving these light emitting diodes, the driving IC 3 comprises a counter 12, a signal control circuit 13 and a multi-bit driver 15.例文帳に追加

複数の発光ダイオード2R、2G、2Bと、これらの発光ダイオードを駆動する駆動用IC3を一体化した発光素子1Aであって、前記駆動用IC3を、カウンタ12、信号制御回路13及び複数ビットドライバ15より構成する。 - 特許庁

The CPU 143 of a control section 14 selects an LUT corresponding to bit rates of electric signals S[IN+], S[IN-] output by a data output section 22, and acquires a drive voltage Vdrv corresponding to the temperature of the LD 211 acquired from a temperature sensor 142.例文帳に追加

制御部14のCPU143は、データ出力部22が出力する電気信号S[IN+],S[IN-]のビットレートに対応するLUTを選択し、温度センサ142から取得したLD211の温度に対応する駆動電圧Vdrvを取得する。 - 特許庁

The solid-state imaging apparatus is provided with a data transmission part, where the data transmission part is provided with a toggle generation circuit which rewrites the most significant bit of pixel data; a transmitting side selector; and a transmitting side control part which controls the toggle generation circuit and the transmitting side selector.例文帳に追加

固体撮像装置はデータ送信部を備え、該データ送信部は、画素データの最上位ビットを書き換えるトグル生成回路と、送信側セレクタと、トグル生成回路及び送信側セレクタを制御する送信側制御部を備えている。 - 特許庁

The semiconductor memory device includes the sense amplifier, a plurality of memory cell arrays, a shared MOS transistor for connecting or disconnecting bit lines provided in the sense amplifier and the memory cell array, and a control circuit for controlling the operation of shared MOS transistor.例文帳に追加

半導体記憶装置は、センスアンプと、複数のメモリセルアレイと、センスアンプとメモリセルアレイが備えるビット線間を接続または切断するためのシェアードMOSトランジスタと、シェアードMOSトランジスタの動作を制御するための制御回路とを有する。 - 特許庁

Monitoring the modulation system and the bit rate and providing a feedback mechanism for the system control enable the repeater to adequately adjust the characteristics of each channel, even if channels of various transmission systems are mixed in the same transmission line.例文帳に追加

変調方式及びビットレートをモニタし、システム制御にフィードバック機構を設けることで、様々な伝送方式のチャネルが同一の伝送路中に混在する場合であっても、各チャネルの特性を中継装置で適切に調整することができる。 - 特許庁

In a case where copying control information included in digital information permits recording for only one generation, conversion digital information converted into a predetermined bit rate and copying frequency information are recorded together with digital information on a recording medium.例文帳に追加

ディジタル情報に含まれるコピー制御情報が、一世代のみ記録を許すことを示すものである場合には、ディジタル情報とともに、予め定めたビットレートに変換した変換ディジタル情報と、コピー回数情報を記録媒体に記録する。 - 特許庁

Thus, according to a control signal 303, without converting the input data 304 from the counter, or converted data replaced symmetrically around data for the bit arrangement of the input data 304 is output as an address 305.例文帳に追加

これによって、制御信号303に応じて、カウンタからの入力データ304を変換することなく、もしくは入力データ304のビット並びについてデータ中心を対称に入れ替えた変換データをアドレス305として出力することができる。 - 特許庁

A control signal generator 16 inputs a select signal showing the number of bit to be selected into each selector circuit 18, and inputs a signal showing whether the data inputted from the selector circuit 18 is effective or ineffective into each AND circuit 20.例文帳に追加

制御信号生成器16は各セレクタ回路18に、選択すべきビットの番号を示すセレクト信号を入力するとともに、各アンド回路20に、セレクタ回路18から入力されたデータが有効か無効かを示す信号を入力する。 - 特許庁

To provide an optical phase detection apparatus capable of detecting an inter-bit phase state of a carrier of a modulation optical signal, an optical phase control apparatus for controlling a carrier phase on the basis of phase detection information of the carrier, and an optical transmission apparatus.例文帳に追加

変調光信号のキャリアのビット間位相状態を検知できる光位相検知装置と、キャリアの位相検知情報に基づいてキャリア位相を制御するキャリア位相を制御する光位相制御装置及び光送信装置を提供する。 - 特許庁

An inside first area in a TOC is read, whereon management data of a CD are recorded, and when a control bit is data, a first track is searched to recognize that the first track is general data, and a start address of the first track is acquired.例文帳に追加

CDの管理データを記録しているTOCにおける内側の第1領域を読み取り、コントロールビットがデータであるとき、第1トラックをサーチして第1トラックが一般データであることを認識し、また第1トラックの開始アドレスを取得する。 - 特許庁

This power tool 1 has informing means 8 for informing a worker, and control means 9 for controlling a driving volume of drive means 4 rotary driving a bit 10 and controlling inform-processing of the informing means 8.例文帳に追加

電動工具1は、作業者に対して報知を行うための報知手段8と、ビット10の回転駆動を行う駆動手段4の駆動量制御を行うと共に、報知手段8における報知処理制御を行う制御手段9とを有している。 - 特許庁

A control circuit is constituted so that a sense amplifier 25a is activated after a column gate 71 is turned on at the time of a write operation and data from a data bus line DB are applied to one side of the input/output terminal of the sense amplifier 25a connected to a pair of bit line BL, /BL.例文帳に追加

制御回路は、ライト動作時にコラムゲート71がオンされデータバス線DBからデータがビット線対BL,/BLに接続されたセンスアンプ25aの一方の入出力端子に印加された後、そのセンスアンプ25aを活性化するようにした。 - 特許庁

The performance control means 210 sets the brightness offset value based on the brightness change profile 250, and the table extraction means 211 extracts the change brightness table 242 corresponding to the brightness offset value to a reference brightness table corresponding to the changeover bit.例文帳に追加

演出制御手段210は輝度変更プロファイル250に基づき輝度オフセット値を設定し、テーブル抽出手段211は切替ビットに対応する基準輝度テーブル241に対して、輝度オフセット値に対応する変更輝度テーブル242を抽出する。 - 特許庁

data of a track mode indicating that the empty region is made a track for digital data are recorded in the control table of U-TOC, and a bit map indicating a recording state of data in the mini-disk is made at the head of the empty region made the track for digital data.例文帳に追加

U−TOCの管理テーブルに空き領域をデジタルデータ用のトラックとすることを示すトラックモードのデータを記録し、デジタルデータ用のトラックとされた空き領域の先頭にミニディスクのデータの記録状態を示すビットマップを作成する。 - 特許庁

例文

In the case of photographing and recoding a moving image, a control part sets a mode which appears most frequently in a moving image recording history within a period of a prescribed number of days in a close range as a recording mode of the moving image as for a moving image compression CODEC, bit rate, and image size.例文帳に追加

動画を撮影記録する場合、制御部は、動画圧縮コーデック、ビットレートおよび画像サイズについては、直近の所定日数の期間内の動画記録履歴に最も多く出現するモードを、当該の動画の記録モードとする。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS