「Control Bit」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

The nonvolatile semiconductor memory device 50 includes a memory cell 1, a precharge control circuit 2, a power source circuit 3 for antifuse element writing, a bit line driver DRBL, a word line driver DRWL, a multiplexer MUX1, and a multiplexer MUX2.例文帳に追加

不揮発性半導体記憶装置５０には、メモリセル１、プリチャージ制御回路２、アンチヒューズ素子書き込み用電源回路３、ビット線ドライバＤＲＢＬ、ワード線ドライバＤＲＷＬ、マルチプレクサＭＵＸ１、及びマルチプレクサＭＵＸ２が設けられる。 - 特許庁

When internally winning and having a possibility of getting double Tenpai (next-to-win state) with the left reel 350A stopped, this game machine can reduce the consumption of the memory by using single bit data and execute the slip control for producing the double Tenpai.例文帳に追加

内部当選があり、左リール３５０Ａの停止状態で、ダブルテンパイする可能性がある場合に、単一のビットデータを用いることでメモリ量の消費量を軽減することができ、かつ、ダブルテンパイするように滑り制御を実行することができる。 - 特許庁

The master devices set only a data bit portion corresponding to a quartered memory area of the data to be transmitted to a data control device as effective data, perform an access wait operation according to the even/odd cycle of the same address as the normal mode, and access the half area of the memory.例文帳に追加

マスターデバイスがデータ制御装置に送るデータのうちメモリ領域を４分割したデータビット分のみを有効なデータとし、ノーマルモードと同様のアドレスの偶数・奇数サイクルによりアクセス・ウエイト動作を行い、メモリの半分の領域にアクセスする。 - 特許庁

A synchronous work, including possibility detection section 212 discriminates whether or not a quantized DCT (discrete cosine transform) coefficient can become a bit string forming a synchronous work, and outputs a control signal to an image information revision section 213, when detection the possibility.例文帳に追加

同期語包含可能性検出部２１２では、量子化されたＤＣＴ係数が同期語となるビット列となり得るかどうかを判断し、その可能性が検出されたときに、制御信号を画像情報変更部２１３に出力する。 - 特許庁

The checking device 1 comprises an infrared ray video camera 11 for performing the image pickup of the infrared ray emission 3 at the checking point, and an image processing unit including a control unit 14 which performs the image processing of the picked-up image to determine the identity of the checking bit pattern.例文帳に追加

確認装置１は、前記視認地点で赤外線発光３を撮影する赤外線ビデオカメラ１１と、撮影画像を画像処理し前記確認用ビットパターンの同一性を判定する制御部１４を含む画像処理部とで構成されている。 - 特許庁

The control circuit CTL turns the transfer switch off in a state before writing or reading data, and when writing or reading of data is performed via the pair of bit lines BLT, BLB, the transfer switch is turned on.例文帳に追加

制御回路ＣＴＬは、データの書き込み又は読み出しを行う前の状態においては、トランスファースイッチＳＷをオフ状態とし、ビット線対ＢＬＴ，ＢＬＢを介してデータの書き込み又は読み出しを行う場合は、トランスファースイッチＳＷをオンさせる。 - 特許庁

To provide a variable dispersion and optical delay control apparatus in which variable dispersion compensation is performed at an ultra high-speed and wide-band optical signal with a large variable range and a high variable speed to ensure a great delay amount without depending on the bit rate.例文帳に追加

超高速及び広帯域光信号に対して可変範囲が大きくかつ可変速度が速い可変分散補償を行い、遅延量がビットレートに依存せず大きく取れるようにした可変分散および光遅延制御装置を提供する。 - 特許庁

Data are transferred in parallel from two independent paths by a buffer memory control unit 11 to a rewritable buffer memory 12 in which a fixed bit length is made one data unit and data units are arranged in continuous addresses, and data are written for each data unit.例文帳に追加

定ビット長を１データ単位として連続した番地に配置した書き込み可能なバッファメモリ１２に対して、バッファメモリ制御部１１により２つ独立した経路から並列してデータを転送して、上記データ単位毎にデータの書き込みを行う。 - 特許庁

A CPU of the transmission unit executes information transmission control (de-framing processing of data to be sent, resolution degrading processing and error correction bit reduction processing) to reduce an arithmetic processing quantity in the reception unit depending on a residual amount of the battery of the reception unit.例文帳に追加

送信ユニットのＣＰＵは、受信ユニットのバッテリー残量に応じて、受信ユニットでの演算処理量を軽減するための情報送信制御（送信するデータのコマ落とし処理や、解像度落とし処理や、エラー訂正ビットの減少処理）を行う。 - 特許庁

The circuit 30 selects the output of the decoder 18 outside a character displaying area, the output of the bit shifting circuit 28 inside the character displaying area, and a prescribed signal in a character section in accordance with a control signal from the character generating circuit 32.例文帳に追加

選択回路３２は、文字発生回路３２からの制御信号に従い、文字表示領域外ではデコーダ１８の出力を選択し、文字表示領域内ではビットシフト回路２８の出力を選択し、文字部分では所定信号を選択する。 - 特許庁

An A/D converter 37 converts control data into a control signal, an LDD 12 generates a drive current corresponding to transmission information of a bit string based on the control signal, an LD 14 receives input of the drive current and transmits an optical signal, an MPD 16 converts the optical signal received from the LD 14 into a voltage signal, and a filter 30 extracts a partial frequency band from the voltage signal.例文帳に追加

Ａ／Ｄ変換器３７は、制御データを制御信号に変換し、ＬＤＤ１２は、ビット列である送信情報に応じた駆動電流を制御信号に基づいて生成し、ＬＤ１４は駆動電流の入力を受けて光信号を送信し、ＭＰＤ１６は、ＬＤ１４から送信された光信号を電圧信号に変換し、フィルタ３０はこの電圧信号から一部の周波数帯域を抽出する。 - 特許庁

A data converting circuit converting parallel data of a plural of bits read out from a memory cell section to serial data has a selector control section generating a control signal based on burst length information and address information, and a selector section receiving parallel data of a plural of bits, selecting the prescribed number out of the plural of bits based on the control signal, and outputting the selected bit in serial.例文帳に追加

メモリセル部から読み出された複数ビットのパラレルデータをシリアルデータに変換するデータ変換回路は、バースト長情報とアドレス情報に基づいて制御信号を生成するセレクタ制御部と、前記複数ビットのパラレルデータを受け、前記制御信号に基づいて前記複数ビットのうちの所定数を選択し、その選択したビットをシリアルに出力するセレクタ部を有することを特徴とする。 - 特許庁

This plotting control system which prints to a printing medium in accordance with bit map data stored-in a frame buffer 123 has a printing control means for determining a band to be plotted among a predetermined number of bands on the basis of an input print command, and a color information judgment means for judging whether or not the print command corresponding to the band determined by the printing control means includes a multicolor information.例文帳に追加

フレームバッファ１２３に格納されるビットマップデータに従って印刷媒体に印刷する描画制御システムで、入力される印刷コマンドに基づいて、所定数のバンドの内から描画すべきバンドを決定する印刷制御手段（１００）と、印刷制御手段によって決定されたバンドに対応する印刷コマンドに多色情報が含まれるか否かを判定するカラー情報判定手段（１００）とを配設する。 - 特許庁

These amplifiers set a sampling frequency and a ΔΣ modulation degree of an internally installed ΔΣ modulation 1 bit signal generating circuit low than a sampling frequency and a ΔΣ modulation degree of a ΔΣ modulation 1 bit signal generating circuit corresponding to the other speaker used when a number of systems is smaller than a number of speakers 7, or DVD surround-sound audio is reproduced according to the control signal s.例文帳に追加

これらの増幅器は、制御信号ｓに従って、入力信号の系統数がスピーカ７の数より少ないときや、ＤＶＤサラウンドオーディオ再生時に、内部に備えるΔΣ変調１ビット信号発生回路のサンプリング周波数およびΔΣ変調次数を、その他の使用するスピーカに対応するΔΣ変調１ビット信号発生回路のサンプリング周波数およびΔΣ変調次数よりも低く設定する。 - 特許庁

A control part 70 controls these information extraction parts C1, C2 so as to extract the program information of all programs for all bit streams included in the external input signal 12, and at the time of detecting a previously set specific program in the extracted information, controls the information extraction parts C1, C2 so as to extract the data corresponding to the specific program from the bit stream.例文帳に追加

制御部７０は、外部入力信号１２に含まれる全てのビットストリームに対して全ての番組の番組情報を抽出するように情報抽出部Ｃ１、Ｃ２を制御し、抽出された番組情報のなかに、予め設定された特定番組を検出すれば、当該特定番組に対応する前記データをビットストリームから抽出させるように情報抽出部Ｃ１、Ｃ２を制御する。 - 特許庁

The IC card which stores a plurality of key information, security status SS1 indicating authentication status and/or collation status from the key information by bit sequence, and a security condition SC-DO for access control based on the security status SS1 in a nonvolatile memory 17, stores a key corresponding table KT1 to associate each key information with each bit of the security status SS1.例文帳に追加

不揮発性メモリ１７に複数の鍵情報と、この鍵情報による認証状態及び／又は照合状態をビット列で示すセキュリティステータスＳＳ１と、セキュリティステータスＳＳ１に基づいてアクセスを制御するためのセキュリティ条件ＳＣ−ＤＯとを記憶しているＩＣカードであって、各鍵情報と、セキュリティステータスＳＳ１の各ビットとを対応させるための鍵対応テーブルＫＴ１を記憶することを特徴とする。 - 特許庁

In accordance with the level 'a' which is set in an adaptable manner, the number of bits to be stored in the reserver 106 is controlled with a bit reserver control means 107 to prevent the quality deterioration of coded signals caused by the reduction in the number of bits useable for coding over a long time duration in an especially low bit rate and to further improve the signal quality.例文帳に追加

適応可能に設定されるビットリザーバレベルａに従って、ビットリザーバ１０６に蓄えられるビット数をビットリザーバ制御手段１０７において制御することによって、特に低ビットレート時において長時間に渡って符号化に使用できるビット数が減少することによる符号化信号の品質の劣化を防ぎ、信号品質をさらに向上させることができるように構成したものである。 - 特許庁

An encoding control part 126 controls a bit use amount of encoding processing so as to make a code amount of an output ES to be a proper amount, and instructs a frame skip control part 127 to perform frame skipping for a predetermined period, skipping frames for the predetermined period by on/off of a switching circuit 122 when the code amount exceeds an allowable amount of a buffer memory 124.例文帳に追加

符号化制御部１２６は、出力ＥＳの符号量が適正量となるように符号化処理のビット使用量を制御し、符号量がバッファメモリ１２４の許容量を超える場合には、フレームスキップ制御部１２７に所定期間のフレームスキップを指示し、スイッチ回路１２２のオン・オフ制御によってフレームを所定期間スキップさせる。 - 特許庁

In the radio transmitter 100, a hash-value calculating part 131 calculates a hash value from a bit string, showing a device ID of each transmission target device, and arranges a plurality of control channel signals, in a frequency domain which is a mapping resource range of the control channel signals, in the order of a monotone increase or decrease in calculated hash values of the each transmission target device.例文帳に追加

無線送信装置１００において、ハッシュ値算出部１３１が各送信対象装置の装置ＩＤを示すビット列からハッシュ値を算出し、制御チャネル信号のマッピングリソース範囲である周波数領域において、複数の制御チャネル信号を各送信対象装置の算出ハッシュ値が単調に増加又は減少する順序に並べる。 - 特許庁

To obtain a DRAM semiconductor memory in which a high speed operation can be realized which securing operation margin by dissolving the restriction of connection relation between a pair of bit lines and a pair of data buses by a column selection gate in a DRAM of a direct sense system, and optimizing independently the internal timing control at the read-out and the internal timing control at the time of write-in.例文帳に追加

ダイレクトセンス方式のＤＲＡＭにおけるコラム選択ゲートによる、ビット線対とデータバス対との接続関係の制約を解消するとともに、読み出し時の内部タイミング制御と書き込み時の内部タイミング制御とを独立して最適化することで、動作マージンを確保しながら高速動作を実現できるＤＲＡＭ半導体記憶装置を提供する。 - 特許庁

When the execution of game control is to be started by the CPU of a microcomputer for the game control or the like, by reading numerical data from a random number value register and changing the bit value of random number latch flag data RDFM0 and random number latch flag data RDFM1 from "1" to "0" or the like, a corresponding random number latch flag is set to an OFF state.例文帳に追加

遊技制御用マイクロコンピュータのＣＰＵなどにより遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値を“１”から“０”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する。 - 特許庁

To provide a digital-analog converter of a data driver for a liquid crystal display device and a converting method thereof, in details, the digital-analog converter for the data driver and the converting method thereof in which information corresponding to a lower bit is converted into an analog signal by the control of current transmission paths and the control of a transconductance ratio.例文帳に追加

本発明は、液晶表示装置用データドライバーのデジタルアナログ変換装置及びその変換方法に関するものであり、より詳細には、電流伝送路制御とトランスコンダクタンスの割合調整を通じて下位ビットに該当する情報をアナログ信号に変換するデータドライバーのデジタルアナログ変換装置及びその変換方法に関するものである。 - 特許庁

Image data stored in a frame memory 2 are properly read out and the image data of a reference block are supplied to a bit mask circuit 21, which sets the data of bits to '0' from the LSB to the MSB by as many as specified with the control signal from a power control circuit 23 and supplies them to a moving vector detecting circuit 11.例文帳に追加

フレームメモリ２に記憶されている画像データは、適宜読み出され、そのうちの基準ブロックの画像データは、ビットマスク回路２１に供給され、そこで、電力制御回路２３からの制御信号により指定された数分だけ、LSBからMSBに向かう順番で、ビットのデータが”０”と設定され、動きベクトル検出回路１１に供給される。 - 特許庁

To ensure MS stereo on/off control over an input PCM signal and to control a bit allocation amount or frame regions by efficiently allocating respective pieces of encoded data of an Lch (L channel) and an Rch (R channel) without changing an existent format in an audio encoding device which performs stereo audio encoding of an Lch PCM singal and an Rch PCM signal.例文帳に追加

Ｌｃｈ（Ｌチャネル）ＰＣＭ信号と、Ｒｃｈ（Ｒチャネル）ＰＣＭ信号とをステレオオーディオ符号化するオーディオ符号化装置において、既存フォーマットを変更せず、ＬｃｈとＲｃｈとの各符号化データを効率的に割り当てし、入力ＰＣＭ信号についてＭＳステレオオンオフ制御およびビット配分量又はフレーム領域を制御可能とする。 - 特許庁

The ACK/NACK multiple memory 41d stores therein quadrature resources of an uplink control channel corresponding to ACK/NACK and information (bit streams) to be transmitted on the uplink control channel, in a table form, with respect to a downlink shared channel to be transmitted by downlink carrier elements input to the ACK/NACK multiplexing unit 41a.例文帳に追加

ＡＣＫ／ＮＡＣＫ多重記憶部４１ｄは、ＡＣＫ／ＮＡＣＫ多重部４１ａに入力される各下りリンクのキャリア要素で送信される下りリンク共用チャネルに対するＡＣＫ／ＮＡＣＫと対応する上りリンク制御チャネルの直交リソースと、上りリンク制御チャネルで送信する情報（ビット系列）を表の形で記憶している。 - 特許庁

When a frequency drift is detected, a charge pump circuit 45 minimizes the value of a current supplied to an integrator 46 to make slow the control speed of a varicap control voltage controlling a local oscillator 26, so AFC can be performed even for the narrow-band and low-bit-rate satellite signal, and a data error in program reception can be suppressed.例文帳に追加

周波数ドリフトが検出されると、チャージポンプ回路４５が、積分器４６に供給する電流値を最小にして、局部発振器２６を制御するバリキャップ制御電圧の制御速度を低速にするので、狭帯域で、かつ、低ビットレートの衛星信号に対してもAFCを実行することが可能となり、番組受信中のデータエラーを抑制することができる。 - 特許庁

This device records an information signal for a magneto-optical disk by an optical pickup part 21 under control of an optical disk control part 22, and records the information signal for a writable/readable magneto-optical disk with magnetic inductive super resolution, and records for a readable or only once writable optical disk so that the shortest bit length becomes longer.例文帳に追加

光磁気ディスクに対して、光ディスク制御部２２の制御の下に、光学ピックアップ部２１により情報信号を記録するもので、書き込み及び読み出しが可能な光磁気ディスクに対しては、磁気誘導超解像度で情報信号を記録し、読み出し又は一度だけ書き込み可能な光ディスクに対しては、最短ピット長が長くなるように記録する。 - 特許庁

Cellular arrays at a high operating rate many numbers of which are connected in parallel are realized by localizing data transfer through direct allocation of control / data flow graph and decreasing the area of a wire module and the delay through connection limited to four adjacent neighboring cells and a bit serial architecture.例文帳に追加

コントロール／データフローグラフの直接アロケーションによりデータ転送を局所化するとともに、隣接４近傍セルに限定した接続と、ビットシリアルアーキテクチャにより配線モジュールの面積と遅延を減少し、高稼働率で高並列なセルラアレーを実現する。 - 特許庁

This switching of a place to be transferred is performed by a read-data bus switching signal RSEL generated by a read-control circuit 6, this switching signal RSEL is generated based on a data bit width setting signal MS, a data read-out operation specifying signal READ, and an address signal ADD.例文帳に追加

この転送先の切換えは第１のリード制御回路６で生成されるリードデータバス切換信号RSELによって行われ、この切換信号ＲＳＥＬは、データビット幅設定信号MSと、データ読出し動作指定信号READと、アドレス信号ADDとに基づいて生成される。 - 特許庁

A VFM-PP demodulation part 12 demodulates a code sequence which is binarized by an encoding part 11 and made into inverse NRZI (Non Return to Zero Inverted) at need according to the first inversion table to generate a data stream and outputs it to a DSV control bit taking out part 13.例文帳に追加

ＶＦＭ−ＰＰ復調部１２は、符号列化部１１によって２値化され、必要に応じて逆ＮＲＺＩ化された符号列を、第１の逆変換テーブルに従って復調して、データ列を生成し、ＤＳＶ制御ビット取出し部１３に出力する。 - 特許庁

The connection control circuit 100 sets an interlock signal CE controlling a gate for connecting electrically a pair of bit line to a pair of data input/ output line to a H level or a L level in accordance with a sense amplifier activating signal ϕN and a column bank address and ϕCB.例文帳に追加

接続制御回路１００は、センスアンプ活性化信号φＮとコラムバンクアドレスφＣＢとに応じて、ビット線対とデータ入出力線対とを電気的に接続するためのゲートを制御するインターロック信号ＣＥをＨまたはＬレベルに設定する。 - 特許庁

This device comprises a memory cell unit including a memory cell transistor, comprising a layered structure of floating gates (5, 11) and control gates (14), and the selective gate transistor where one side (23) of a source/ drain diffusion layer region is connected to a bit line or a source line and the other side (24) is connected to the memory cell unit.例文帳に追加

浮遊ゲート(5,11)と制御ゲート(14)との積層構造を有するメモリセルトランジスタを含むメモリセルユニットと、ソース／ドレイン拡散層領域の一方(23)がビット線またはソース線に接続され、他方(24)がメモリセルユニットに接続された選択ゲートトランジスタとを具備する。 - 特許庁

To provide a video reproduction terminal, a video distribution apparatus, a video distribution system and a video distribution control program for stably setting the resolution of images and a bit rate at the time of transmitting data and distributing encoded data even when a communication environment is instable.例文帳に追加

通信環境が不安定な状況でも、安定して画像の解像度やデータの伝送の際のビットレートを設定して符号化したデータを配信可能な映像再生端末、映像配信装置、映像配信システムおよび映像配信制御プログラムを得る。 - 特許庁

The sensing speed is increased via a gate voltage control circuit of the shared MOS transistor connecting a sense amplifier and a memory cell array by considering the noise at sensing, lowering the shared MOS transistor gate voltage (SHR) in two steps and reducing the amplified bit line capacity.例文帳に追加

センスアンプとメモリセルアレイを接続するシェアードＭＯＳトランジスタ・ゲート電圧制御回路により、センス時にノイズを考慮した上で、シェアードＭＯＳトランジスタ・ゲート電圧（ＳＨＲ）を２段階で下げ、増幅するビット線容量を低減することで、センス速度を高速化する。 - 特許庁

In response to the compared result of an analog input signal and a prescribed level, a transmitter combines and transmits a digital signal, with which the digital conversion of the analog input signal or analog input signal after analog amplification is performed, and a control bit expressing the compared result.例文帳に追加

送信機は、アナログ入力信号と所定のレベルとの比較結果に応じて、アナログ入力信号を又はアナログ増幅した後のアナログ入力信号をディジタル変換したディジタル信号に前記比較結果を表すコントロール・ビットを組み合わせて送信する。 - 特許庁

The semiconductor memory device having a function of masking a high-order or a low-order bit of all the bits of write data during a normal operation includes a mask control circuit for masking all the bits of the write data during a testing operation.例文帳に追加

書き込みデータの全ビットのうち上位ビット或いは下位ビットのいずれかを通常動作時にマスク可能な機能を有する半導体記憶装置は、テスト動作中は書き込みデータの全ビットをマスク可能にするマスク制御回路を含むことを特徴とする。 - 特許庁

Then the transaction data are analyzed by transaction data analysis processing (step S3) and a control part for statically or dynamically controlling the bit width of an optimum bus, an encoding system, operation frequency, or the like which are generated from the analytical result is generated (step S4).例文帳に追加

その後、トランザクションデータ解析処理（ステップＳ３）にてトランザクションデータを解析し、その解析結果から生成される最適なバスのビット幅、エンコーディング方式、または動作周波数などを静的または動的に制御する制御部を生成する（ステップＳ４）。 - 特許庁

In this semiconductor integrated circuit 1 equipped with the programmable device 11 having a rewritable circuit structure, a control part 12 forms, in the programmable device 11, a circuit comprising the CPUs 14 of designated bit widths and of a designated quantity, and buses 17 and 18 connected to them.例文帳に追加

回路構成が書き換え可能なプログラマブルデバイス（１１）を備えた半導体集積回路（１）において、制御部（１２）は、プログラマブルデバイス（１１）に、指定されたビット幅および指定された個数のＣＰＵ（１４）ならびにこれ接続されるバス（１７，１８）の回路構成をする。 - 特許庁

To realize an optical pulse generator which prevents optical interference between multiplexed optical signals without using optical phase control and an optical modulator which generates an optical signal of which the bit rate is four or more times as high as that of light time division multiplexing optical modulator and an electronic device.例文帳に追加

光位相制御を用いずに多重光信号間の光干渉を防ぐことができる光パルス発生器と、光時分割多重光変調器及び電子デバイスの4倍以上のビットレートの光信号を発生する光変調器を実現する。 - 特許庁

Data transmitted from the host PC through a network are received by a network control part (step S4), the received document data are expanded into image data of bit map image (step S5) and the expanded image data are transmitted to the telephone number of a party by FAX (step S6).例文帳に追加

ホストＰＣよりネットワークを介して送信されてきたデータをネットワーク制御部で受信し（ステップＳ４）、受信した文書データをビットマップイメージの画像データに展開し（ステップＳ５）、相手先電話番号先に展開された画像データをＦＡＸ送信する（ステップＳ６）。 - 特許庁

Besides, by changing a quantized value before inverse quantization or inversely quantized value after the inverse quantization so that a frequency area signal to be inputted to a quantizing means can not contain a large number of the same values, the fine control of a bit rate is facilitated.例文帳に追加

また、量子化手段へ入力される周波数領域信号において同一値が多く含まれないよう、逆量子化前の量子化値、あるいは、逆量子化後の逆量子化値に対して値の変更を施すことでビットレートの細かい制御を容易にする。 - 特許庁

Then, the control section 101 calculates recordable time in accordance with residual capacity of a recording medium which records video data, and a recording bit rate of the video data, and also calculates recordable frequency for the cut of predetermined imaging in accordance with the calculated recordable time and the obtained time length.例文帳に追加

その後、映像データを記録する記録媒体の残容量と映像データの記録ビットレートとから撮影可能時間を算出するとともに、算出した撮影可能時間と取得した時間長から、撮影を予定するカットの撮影可能回数を算出する。 - 特許庁

High-frequency switching units 3a, 3b are provided at front and rear stages of the frequency characteristic adjustment unit 5, and contacts are subjected to open/close control cooperatively to switch paths of high-frequency signals by selecting the frequency characteristic adjustment unit 5 corresponding to a prescribed standard bit rate.例文帳に追加

高周波切替部３ａ，３ｂは、周波数特性調整部５の前段と後段に設けられ、所定の規格ビットレートに対応した周波数特性調整部５を選択して高周波信号の経路を切り替えるべく接点が連動して開閉制御される。 - 特許庁

To realize the same bit rate as the time of receiving by simple processing, and at the same time, control a transmission packet rate to a desired mode by simple processing, when transmitting the data packets which are transmitted in a network according to a request, after they have been stored once.例文帳に追加

ネットワークに伝送されているデータパケットを一旦蓄積した後に要求に応じて送信する際に、簡易な処理によって受信したときと同じビットレートを再現するとともに、送信パケットレートを簡易な処理で所望の態様に制御できるようにする。 - 特許庁

Then, an amplification factor of the amplification section is controlled by a control section in a manner bringing to a target level the signal level of the received signal, and the target level is variably set in accordance with a bit error status of the demodulated signal of the received digital broadcast signal.例文帳に追加

そして、受信信号の信号レベルが目標レベルとなるように増幅部の増幅率を制御すると共に、受信して得たデジタル放送信号の復調信号のビット誤り状態に応じて、増幅部の増幅率を制御する目標レベルを可変設定する。 - 特許庁