「Control Bit」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

Transmission power of one's own station is detected, and the error between the detected transmission power of its own station and transmission power set in accordance with a transmission power control bit transmitted to its own station from the opposite station party is calculated.例文帳に追加

自局の送信電力を検出し、検出した自局の送信電力と、相手局から自局に送られてくる送信電力制御ビットに応じて設定された送信電力との誤差を求める。 - 特許庁

Moreover, the detection of the putting out of the prize balls is decided, the prize ball information signal is outputted to the microcomputer for the game control without judging whether the error bit is set or not (step S517).例文帳に追加

さらに、賞球の払出が検出されたと判定されたときには、エラービットがセットされているか否かを判断することなく、賞球情報信号が遊技制御用マイクロコンピュータに出力する（ステップＳ５１７）。 - 特許庁

The transmission reception stations 10a and 10b perform a sequence control according to the inverse process of the bit string in the relay station 20 to decode the received NC packet using the transmitted packets stored in the buffer for transmitted packet.例文帳に追加

送受信局１０ａ、１０ｂは送信済バッファに格納された送信パケットを用いて、受信したＮＣパケットを中継局２０におけるビット列の反転処理に応じた順序制御を行って復号する。 - 特許庁

With a start bit set in the test start register, the test control circuit starts a test operation of the CPU with the test circuits, accumulates test results, and resets the CPU and the internal circuits in response to the completion of the test operation.例文帳に追加

テスト起動レジスタにスタートビットがセットされて、テスト制御回路は、テスト回路によるＣＰＵなどのテスト動作を起動しテスト結果を蓄積し、テスト動作の終了に応答してＣＰＵと内部回路をリセットする。 - 特許庁

In an image encoding device 1, an encoding amount adding portion 18 accumulates an encoding amount of an arithmetic code D17 per bit plane encoded by an EBCOT portion 17, and an accumulated value is supplied to a control portion 19.例文帳に追加

画像符号化装置１において、符号量加算部１８は、ＥＢＣＯＴ部１７で符号化されたビットプレーン毎の算術符号Ｄ１７の符号量を累積し、累積値を制御部１９に供給する。 - 特許庁

A ROM rewriting program performs access for rewriting a write protect bit WP in a control register 152 to '1' in a series of ROM rewrite processes and releases the write protect of a flash BIOS-ROM 18.例文帳に追加

ＲＯＭ書き換えプログラムは、一連のＲＯＭ書き換え処理の中で、制御レジスタ１５２内のライトプロテクトビットＷＰを“１”に書き換えるアクセスを実行し、フラッシュＢＩＯＳ−ＲＯＭ１８のライトプロテクトを解除する。 - 特許庁

Then the light emission control CPU 14 references a pattern table stored in a pattern table storage section 12 to set a high (H) or low (L) level of R, G, B pulses to an LED driver 19 by each division bit string (S2).例文帳に追加

次に、発光制御ＣＰＵ１４は、パターンテーブル記憶部１２に記憶されたパターンテーブルを参照し、分割ビット列ごとにＲ，Ｇ，Ｂのパルスのハイ（Ｈ）又はロー（Ｌ）をＬＥＤドライバ１９に設定する（Ｓ２）。 - 特許庁

Two word lines are provided, and an NMOS transistor NT33 (Vss side) and a PMOS transistor (power supply side) for data write control are added to a first inverter INV31 at a side a bit line BL11 is connected.例文帳に追加

ワード線を２本とし、ビット線ＢＬ１１が接続されている側の第１のインバータＩＮＶ３１に、データ書き込み制御用のＮＭＯＳトランジスタＮＴ３３（Ｖｓｓ側）とＰＭＯＳトランジスタ（電源側）を付加する。 - 特許庁

In the case that the display device 33 of an operation box 34 performs display by 4-bit data, a main control part 24 respectively sends out the various kinds of signals for the display through signal lines L21-L28 to the display device 33.例文帳に追加

操作ボックス３４の表示装置３３が、４ビットデータで表示を行う場合、主制御部２４は、表示装置３３に信号線Ｌ２１〜Ｌ２８を介して、表示用の各種信号をそれぞれ送出する。 - 特許庁

When a zerocross count gives a fixed value, an error signal is outputted in the direction of correction depending on how much a bit clock count is shifted from the intrinsic value thereby enabling the control of frequency.例文帳に追加

ゼロクロスカウント値が一定の値になったとき、ビットクロックカウント値が本来あるべき値からどれだけずれているかによって、補正する方向へエラー信号を出力することにより、周波数制御が可能になる。 - 特許庁

This method has a step where a control network unit CTRL-NU captures permission information, a step where an approximated switching time is decided and a step where a network unit transmits a prescribed bit pattern PAT.例文帳に追加

この方法は、制御ネットワークユニット（ＣＴＲＬ−ＮＵ）が、許可情報を捕獲するステップと、近似された切替え時刻を決定するステップと、ネットワークユニットが、所定のビットパターン（ＰＡＴ）を送信するステップとを含む。 - 特許庁

In a dispersion amount control part 124, unit variation Δ of the compensation dispersion amount by which a variable dispersion compensator 122 performs dispersion compensation, corresponding to the bit rate of the signal light received by the receiver 123 is set.例文帳に追加

分散量制御部１２４には、受信機１２３が受信する信号光のビットレートに対応した、可変分散補償器１２２が分散補償をおこなう補償分散量の単位変化量Δが設定されている。 - 特許庁

A reception control part 11 in the print controller 11 makes data written from the receiving buffer 6 to the FIFO 20 and a bit map development part 13 reads data from the FIFO 20 directly only with confirming whether the data exist in the FIFO 20 or not.例文帳に追加

プリントコントローラ１０の受信制御部１１は、受信バッファ６からFIFO２０にデータを書き出させ、ビットマップデータ展開部１３は、FIFO２０にデータが存在するか否かの確認だけで、そのままデータを読み出す。 - 特許庁

The variable delay circuit 6 varies the delay time in accordance with a delay control signal, calculates a bit error rate (BER) for each delay time, and sets the optimum delay time for a detection timing of the detector 5 to minimize the BER.例文帳に追加

可変遅延回路６は、遅延制御信号により遅延時間を変化させ、それぞれの遅延時間毎にビットエラーレート（BER）を求め、検出器５の検出タイミングをBERが最小になる最適遅延時間に設定する。 - 特許庁

The display memory includes a plurality of RAM blocks 200, each of the RAM blocks including a plurality of word lines WL, a plurality of bit lines BL, a plurality of memory cells MC, and data read control circuits 240 and 250.例文帳に追加

表示メモリは、その各々が複数のワード線ＷＬと、複数のビット線ＢＬと、複数のメモリセルＭＣと、データ読み出し制御回路２４０，２５０と、をそれぞれ含む複数のＲＡＭブロック２００を含む。 - 特許庁

In the stack, U shape pillars 30 are arranged, penetrating selection gate electrodes SGb, SGs and the control gate electrodes CG1-CG4 with one ends connected to a source line SL and the other ends connected to a bit line BL.例文帳に追加

また、積層体内に、選択ゲート電極ＳＧｂ、ＳＧｓ、制御ゲート電極ＣＧ１〜ＣＧ４を貫き、一端がソース線ＳＬに接続され、他端がビット線ＢＬに接続されたＵ字ピラー３０を設ける。 - 特許庁

The control circuit stops application of the voltage VUX to the bit line BL connected to the selected memory cell MC determined to be in a low resistance state in one sensing operation, and executes the next sensing operation.例文帳に追加

制御回路は、１つのセンス動作において低抵抗状態であると判定された選択メモリセルＭＣに接続されたビット線ＢＬへの電圧ＶＵＸの印加を停止して次のセンス動作を実行する。 - 特許庁

By using an evaluation value combining a BER (Bit Error Rate), CN (Carrier to Noise), and AGC (Automatic Gain Control), it is determined whether the phase and amplitude of a noise cancellation signal are appropriate.例文帳に追加

ＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）、ＣＮ（Ｃａｒｒｉｅｒ ｔｏ Ｎｏｉｓｅ）、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）を組み合わせた評価値を用いて、ノイズキャンセル信号の位相、振幅が適当であるか判断する。 - 特許庁

The viewing control part 17 generates a bit error in the broadcast signal by changing an amplitude with respect to the broadcast signal of the specified channel when prohibiting the viewing of the broadcast by the specified channel.例文帳に追加

視聴制御部１７は、特定チャンネルの放送を視聴不可とする場合には、当該特定チャンネルの放送信号に対する振幅を変動させることにより、当該放送信号にビットエラーを生じさせる。 - 特許庁

The semiconductor memory device comprises a memory cell array on which a memory cell MC is disposed and a control circuit 104 for applying a voltage to a bit line 4 and a word line 3 so that a predetermined potential difference is given to the selection memory cell MC.例文帳に追加

半導体記憶装置は、メモリセルＭＣが配置されたメモリセルアレイと、選択メモリセルＭＣに所定の電位差がかかるよう、ビット線４及びワード線３に電圧を印加する制御回路１０４とを備える。 - 特許庁

The three-value switching section 420 switches three input signals in accordance with two-bit control signals SW1, SW2 and inputs one selected signal to a clock terminal CK of the post-state flip-flop 410.例文帳に追加

３値切替部４２０は、２ビットの制御信号ＳＷ１，ＳＷ２に従って３つの入力信号を切り替えて、選択した１つの信号を後段のフリップフロップ４１０のクロック端子ＣＫに入力する。 - 特許庁

A multiplex communication control part of a complete time- division multiplex communication system, which allocates a token to respective unit by time division depending on a timing bit set called by a certain unit at every prescribed interval and a node address.例文帳に追加

何れかのユニットから一定時間置きに発呼されるタイミングビットセットと上記ノードアドレスとによって、各ユニットが時分割でトークンを付与される完全時分割多重通信方式の多重通信制御部を設ける。 - 特許庁

From writing data input from a data I/O control circuit 110, data of a bit number to be written and data of the remaining number of bits input from the error correction decoding circuit 2 are selected and output.例文帳に追加

データＩ／Ｏ制御回路１１０から入力される書き込みデータのうち書き込もうとするビット数のデータと、誤り訂正復号化回路２から入力される残りのビット数のデータとを選択して出力する。 - 特許庁

Also, the circular buffer 106 continuously reads encoded bits from the memory according to the readout start address to be input from the control part 105, and outputs it as a transmission bit system to a modulation part 107.例文帳に追加

また、サーキュラバッファ１０６は、制御部１０５から入力される読み出し開始アドレスに従ってメモリから符号化ビットを連続的に読み出して送信ビット系列として変調部１０７に出力する。 - 特許庁

The sense amplifier 9 reads data from the memory cell based on the voltage of the bit line BL connected to the memory cell 11 to receive a precharge voltage during the reading operation and a reference voltage in response to the control signal.例文帳に追加

センスアンプ９は、制御信号に応答して、メモリセル１１に接続され読み出し動作に際してプリチャージ電圧を印加されたビット線ＢＬの電圧と参照電圧とに基づいて、メモリセルのデータを読み出す。 - 特許庁

To provide a programmable logic circuit control system and the like, capable of managing data of a variety of bit widths or data lengths generated by various kinds of processings executed by a programmable logic circuit, using a simple constitution.例文帳に追加

プログラマブル論理回路が実行する多様な処理によって生じる様々なビット幅ないしデータ長のデータを簡単な構成で管理できるプログラマブル論理回路制御システム等を提供することである。 - 特許庁

The control circuit layer 200a includes at least any one of: a row decoder driving word lines provided in the memory cell array layer, and a sense amplifier sensing and amplifying a signal from bit lines provided in the memory cell array layer.例文帳に追加

制御回路層２００ａは、メモリセルアレイ層に設けられたワード線を駆動するローデコーダ、及びメモリセルアレイ層に設けられたビット線からの信号を検知増幅するセンスアンプの少なくともいずれか一方を備える。 - 特許庁

Between a main CPU 21 and a sub CPU 31, a transmission path 23a for transmitting the control signal of 8-bit constitution and a transmission path 23b including three transmission lines for transmitting a strobe signal are formed.例文帳に追加

メインＣＰＵ２１とサブＣＰＵ３１との間には、８ビット構成の制御信号を送信するための伝送経路２３ａやストローブ信号伝送用の３本の伝送ラインを含む伝送経路２３ｂが形成される。 - 特許庁

To achieve bit alignment in the case that digital processing is performed on quantized data of a plurality of bits outputted from an A/D converter, without using a high-grade timing control technique or a reset circuit of a demultiplexer element.例文帳に追加

ＡＤ変換器から出力された複数ビットの量子化データをデジタル処理する場合におけるビットアラインメントを、高度なタイミング制御技術や、デマルチプレクサ素子のリセット回路を用いることなく実現する。 - 特許庁

To provide an intake air control system of an internal combustion engine which can prevent the bit of a throttle body 6 with a throttle valve 1 by the difference of a thermal expansion coefficient between the throttle body 6, throttle valve 1 and its shaft 2.例文帳に追加

スロットルボディ６とスロットル弁１およびそのシャフト２との熱膨張係数の差によるスロットルボディ６とスロットル弁１のかじりを防止することのできる内燃機関用吸気制御装置を提供する。 - 特許庁

The defective bit is redressed by selectively replacing the output data from the regular storage region into the output data from the preliminary storage region in accordance with the control signal from the redressing circuit.例文帳に追加

上記正規の記憶領域からの出力データを、上記救済回路からの制御信号に応じて選択的に上記予備の記憶領域からの出力データに置き換えることで欠陥ビットを救済する。 - 特許庁

To provide an image processor capable of reducing image quality deterioration by performing bit allocation corresponding to human recognition extent to image deterioration and performing proper rate control in the case of encoding an image.例文帳に追加

画像を符号化する場合に、画像の劣化に対する人間の認知度合いに応じたビット割り当てを行い、適切なレート制御を行うことにより、画質劣化を軽減可能な画像処理装置を提供する。 - 特許庁

To provide an image processing apparatus and its method in which enlargement processing and binarization processing of a bit map are quickly performed independently of a magnification factor and to provide a storage medium with the control program stored.例文帳に追加

拡大率にかかわらずビットマップの拡大処理および２値化処理を高速に行うことができる画像処理装置及びその方法及びその制御プログラムを記憶した記憶媒体を提供することを目的とする。 - 特許庁

The rate control unit 109 preferentially deletes encoded data supplied from an encoding unit 108 as necessary from a lower-order bit side to adjust a code amount so as to attain the target code amount.例文帳に追加

レート制御部１０９は、その目標符号量を達成するように、符号化部１０８から供給される符号化データを必要に応じて下位ビット側から優先的に削除して符号量を調整する。 - 特許庁

A synchronizing/data selector 18 of this picture processor decodes bit stream data from an FEC decoder 16 to separatee a video stream, a voice stream, a data/text stream, decoding and displaying timing control stream and a clock reference signal.例文帳に追加

同期／データ選択器１８は、ＦＥＣデコーダ１６からのビットストリームデータを復号して、ビデオストリーム、音声ストリーム、データ／テキストストリーム、復号及び表示タイミング制御ストリーム並びにクロックリファレンス信号を分離する。 - 特許庁

When the 1st control signal SC 1 is set to "H" in a check mode, the output of the differential amplifier 30 is fixed to "H", and the output of the 1st bit cell 10 is read through the gates 41 and 43.例文帳に追加

検査モードにおいて、第１の制御信号ＳＣ１が“Ｈ”に設定されたとき、差動増幅器３０の出力が“Ｈ”に固定され、第１のビットセル１０の出力が、ゲート４１，４３を介して読み出される。 - 特許庁

The milliwave transmitter 22 at the super woofer and the control unit 16 converts a voice signal of channels 1 to 5 into a bit sequence for radio transmission to the speakers 11 to 15, using delta sigma modulation.例文帳に追加

スーパーウーファおよび制御装置１６のミリ波送信機２２によって、チャネル１〜チャネル５の音声信号をデルタシグマ変調によってビット列に変換し、ミリ波帯信号としてスピーカ１１〜１５に無線伝送する。 - 特許庁

Based on the number of times of occurrence of the bit error and the report frame loss detected by the communication control section 12, an error monitoring section 16 discriminates abnormality classes including abnormality that is difficult to discriminate and occurs irregularly.例文帳に追加

エラー監視部１６は、通信制御部１２によって検出されたビットエラーおよびレポートフレームロスの発生回数に基づいて、判別が困難な不定期に発生する異常を含む異常種別を判別する。 - 特許庁

Since the control bit of the signals 29 of the unit 23 is made to indicate a response to the unit 13, the unit 23 of an originator can be specified by the unit 13, even if the ID of the unit 23 is absent.例文帳に追加

子機２３の送信信号２９の制御ビットにより親機１３に対する応答であることを示すようにしたから、子機２３のＩＤが無くても発信者の子機２３を親機１３側は特定できる。 - 特許庁

When receiving a request for DMA to the physical page in a system memory from the I/O adapter, migration in progress display (MIP) bit in a transformation control entry (TCE) pointing to the physical page is examined.例文帳に追加

システム・メモリにおける物理ページへのＤＭＡを求める要求をＩ／Ｏアダプタから受け取るとき、その物理ページを指す変換制御エントリ（ＴＣＥ）におけるマイグレーション進行状況表示（ＭＩＰ）ビットが検査される。 - 特許庁

When the plotting processing is ended to the sub-bands arranged in a main scanning direction, the bit map data generated by each sub- band are read from the band buffer memory 7 as line unit data, and outputted to an output control part 10.例文帳に追加

主走査方向に並ぶサブバンドについて描画処理が終了したら、サブバンドごとに生成されたビットマップデータをライン単位のデータとしてバンドバッファメモリ７から読み出し、出力制御部１０に出力する。 - 特許庁

To compensate QoS in each logic channel by not conforming to a "Down" instruction included in a relative rate control channel if the transmission rate of uplink user data is lower than a guaranteed bit rate (GBR).例文帳に追加

上りユーザデータの伝送速度が補償伝送速度（ＧＢＲ）を下回ってしまう場合には、相対速度制御チャネルに含まれる「Ｄｏｗｎ」指示に従わないことによって、各論理チャネルにおけるＱｏＳを補償する。 - 特許庁

An X-axis scanning electromagnet power source 30A and a Y-axis scanning electromagnet power source 30B scan respectively by incorporating only the command values in a main scanning X-axis direction and an auxiliary scanning Y-axis direction based on the control bit.例文帳に追加

Ｘ軸スキャン電磁石電源３０Ａ，Ｙ軸スキャン電磁石電源３０Ｂは、制御ビットに基づいて、主走査Ｘ軸方向，副走査Ｙ軸方向の指令値だけをそれぞれ取り込んで、走査する。 - 特許庁

ATM frame data 100, inputted from the side of STM, are added with a parity bit by a PTY-generating part 10 and a PTY-imparting part 12, transferred via an I/O port 16 and a data bus 36 to a RAM 20 by the control of a DMA controller 18 and successively written on the RAM 20.例文帳に追加

STM 側から入力されたATM フレーム・データ100 は、PTY 生成部10とPTY 付与部12によりパリティビットが付加され、DMA コントローラ18の制御によりI/O ポート16およびデータ・バス36を介してRAM20 に転送されRAM20に順番に書き込まれる。 - 特許庁

When restarting up after the bit operation below freezing point, further increases in pressure at the anode side, pressure at the cathode side, and flow rate at the cathode side are performed in comparison to the usual startup control below freezing point.例文帳に追加

チョイがけ後の再起動時に氷点下の場合、通常の氷点下起動制御に比較してさらにアノード電極側の圧力の増圧、カソード電極側の圧力の増圧、カソード電極側の流量の増量を行う。 - 特許庁