「Control Bit」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

To provide bit interleaver and de-interleaver apparatus, methods and processor control code for use in MIMO (Multiple-input multiple-output) communications systems, in particular MIMO systems employing OFDM (orthogonal frequency division multiplexing).例文帳に追加

本発明は、ＭＩＭＯ（マルチ入力マルチ出力）通信システム、とりわけＯＦＤＭ（直交周波数分割多重）を採用したＭＩＭＯシステムにおいて使用されるビットインタリーバ及びデインタリーバの装置、方法及びプロセッサ制御コードに関する。 - 特許庁

The selective transistor has a double-layer gate electrode structure composed of a charge store electrode 2 and a control electrode 4, the unit array of memory transistors is connected to source lines 12 and bit lines 7 via the memory transistors.例文帳に追加

メモリトランジスタと選択トランジスタとは、電荷蓄積電極２及び制御電極４からなる２層ゲート電極構造を有し、選択トランジスタを介してメモリトランジスタの単位列をソース線１２及びビット線７に接続している。 - 特許庁

The FSK modulator is provided with a coding logic that generates M/2 sets of gray code signals on the basis of (N-1)-bit control signal, (M is the number of frequency shifts, N is a positive integer, and M=2N) and with M/2 sets of switching oscillation circuits.例文帳に追加

本発明のFSK変調器は、(N-１)ビットの制御信号に基づいてM/２個のグレー・コード信号を発生する(Ｍは周波数偏移の数、Ｎは正整数、Ｍ＝２^^Ｎ)符号化ロジックと、M/２個のスイッチング発振回路とを備えている。 - 特許庁

It is an object of the selection transistor to reduce total capacitance of the bit line or control gate line, or to reduce disturbing conditions to which a sub array in which cells are grouped may be subjected during programming and/or deleting.例文帳に追加

選択トランジスタの目的は、ビット線又はコントロールゲート線の全体的キャパシタンスを低減すること、又はセルをグループ化したサブアレーが、プログラム及び／又は消去の間に受けるうる擾乱条件を抑制することになるであろう。 - 特許庁

In the method for deleting the data from the NAND type nonvolatile memory, the charges stored in a charge accumulating layer of the nonvolatile memory element are released by applying potentials to a bit line, a source line and a control gate.例文帳に追加

ＮＡＮＤ型不揮発性メモリにおけるデータの消去方法において、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出について、ビット線、ソース線、及び制御ゲートに電位を印加することにより行う。 - 特許庁

A game control microcomputer reads data (input data) of the input port 1 from the input port 1, and takes an exclusive OR for every bit between the input data and buffer contents of the input port 1 formed in a RAM.例文帳に追加

遊技制御用マイクロコンピュータは、入力ポート１のデータ（入力データ）を入力ポート１から読み込み、入力データと、ＲＡＭに形成されている入力ポート１バッファの内容との間でビット毎に排他的論理和をとる。 - 特許庁

A DC-DC converter 11 is controlled by the output voltage control circuit 144 to convert a power voltage Vcc to the drive voltage Vdrv corresponding to a bit rate, and applies the drive voltage Vdrv to the LD 211 of an optical module 21.例文帳に追加

ＤＣ−ＤＣコンバータ１１は、出力電圧制御回路１４４に制御されて、電源電圧Ｖccを、ビットレートに対応する駆動電圧Ｖdrvに変換し、この駆動電圧Ｖdrvを光モジュール２１のＬＤ２１１に印加する。 - 特許庁

A code quantity controller 12 controls a prescribed quantization width of a quantizer 9 on the basis of analysis result information and a prescribed object code quantity to control a code quantity of image compression information at a high bit rate to be outputted.例文帳に追加

符号量制御装置１２は、解析結果情報と所定の目標符号量とに基づいて、量子化装置９の所定の量子化幅を制御して、出力する高ビットレートの画像圧縮情報の符号量を制御する。 - 特許庁

A reception beam former and an ultrasonic wave system incorporating the reception beam former are organized to provide multi-bit analog-digital conversion so as to dispense with gaining control in channel architecture before a digital converting circuit.例文帳に追加

受信ビームフォーマ、かかる受信ビームフォーマを組み入れた超音波システムは、デジタル変換回路の前のチャネルアーキテクチャにおける利得制御の必要性が取り除かれるように、マルチビットのアナログ−デジタル変換を実現するために構築される。 - 特許庁

In the encoder 1, the repetitive encoder 10 performs repetitive encoding where the repetitive number is varied for each bit constituting the input data D1 in response to a control signal S delivered from the setter 40.例文帳に追加

この符号化装置１において、繰り返し符号化器１０は、設定器４０から供給される制御信号Ｓに応じて、入力データＤ１を構成する各ビット毎に繰り返し数を変化させた繰り返し符号化を行う。 - 特許庁

These control signals BBL1, BBL2 are connected to the back gate electrodes of NMOS transistors which exist in memory cells M1-M22 connected to a pair of bit line selected by corresponding column selection signals.例文帳に追加

これらの制御信号ＢＢＬ１、ＢＢＬ２は、対応する列選択信号により選択された一対のビット線に接続されたメモリセル内に存在するＮＭＯＳトランジスタ３０ｂ、３１ｂ、３２、３３のバックゲート電極に接続されるようにした。 - 特許庁

The printing-magnification control system in connection with the number of dot for every inches as well as total numbers of bit is utilized for controlling the data flag of an effective former image file including the information describing the actual size of the former image.例文帳に追加

インチごとのドット数、および全ビット数に関して、元画像の実際のサイズを記述している情報を含んだ有効な元画像ファイルのデータフラグを、制御に利用する、印刷倍率制御システムおよびその方法とする。 - 特許庁

The data RAM is constituted not having the number of bit fixed, but having plural 1-byte blocks bundled and also controlled by supplying a signal for specifying 'which area is accessed' and the address of the area from the address control circuit.例文帳に追加

また、データＲＡＭをビット数が固定の構成ではなく、１バイト毎のブロックを複数束ねた形式にし、アドレス制御回路から「どのエリアにアクセスするか」を識別する信号と、そのエリアのアドレスを与えて制御することを特徴とする。 - 特許庁

A turbo decoder 6 compares a present data in repeated decoding processings with a previous data and outputs unmatched information, such as unmatched bit number, etc., and sends it to a terminal I/F section 7 and packet flow/resending control section 10.例文帳に追加

ターボデコーダ６では、繰り返し復号処理における今回のデータと前回のデータとを比較して不一致となるビット数等の不一致情報を出力し、端末Ｉ／Ｆ部７及びパケットフロー・再送制御部１０に送る。 - 特許庁

Higher-order bits A, B used in the present frame display data 119 and the preceding frame data 120, and lower-order bit C used only in the present frame display data 119 are divided into individual memory regions capable of memory control and are stored.例文帳に追加

現フレーム表示データ１１９と前フレーム表示データ１２０で利用する上位ビットＡ，Ｂと、現フレーム表示データ１１９のみで利用する下位ビットＣをメモリ制御が可能な個別のメモリ領域に分けて格納する。 - 特許庁

In addition, low-concentration n-type impurity regions (extension region) 152 which become parts of the bit lines BL are formed on the substrate 10 by performing ion implantation by again using the regions including the regions of the memory gates MG and control gates CG as masks.例文帳に追加

そして、再びＭＧ及びＣＧの領域を含めた領域をマスクとしてイオン注入することにより、基板１０上にビット線ＢＬの一部となる低濃度Ｎ型不純物領域（エクステンション領域）１５２を形成する。 - 特許庁

To provide a wireless relay apparatus in which bit errors caused by wireless relay are reduced and communication quality is prevented from deteriorating, when a high-speed information channel is deleted in the wireless relay apparatus, and to provide a control method for the wireless relay apparatus.例文帳に追加

無線中継によって生じるビットエラーを低減すること、および高速情報チャネルを無線中継装置にて削除した場合の通信品質の劣化を防止した無線中継装置および、その制御方法を提供する。 - 特許庁

When the transmitter receives the serial signal transmitted from the receiver, the transmitter stores the received serial signal, and outputs a remote control signal corresponding to a binary signal in a one-bit unit of the stored serial signal in a predetermined period.例文帳に追加

送信装置は、受信装置から送信されたシリアル信号を受信すると、受信したシリアル信号を記憶し、記憶したシリアル信号を予め定められた周期で１ビット単位で２値信号におうじたリモコン信号を出力する。 - 特許庁

A control part 8 puts together the A/D converted data as the amplification output of the difference voltage and the A/D converted data of the sample-and-hold voltage to obtain A/D converted data of resolution which is n-bit higher than the resolution of the A/D converter.例文帳に追加

制御部８は、差電圧の増幅出力のＡＤ変換データとサンプルホールド電圧のＡＤ変換データとを合成して、ＡＤ変換器の分解能よりもｎビット分だけ高い分解能のＡＤ変換データを得る。 - 特許庁

A control section 3 obtains an address of a buffer 2 in which a head part of the succeeding frame is in existence on the basis of the skip bit width 53, outputs the address as a read address RA2 and controls a selector 6 to give the read address RA2 to the buffer 2.例文帳に追加

制御部３は、スキップビット幅53に基づいて次フレームの先頭部分が存在するバッファ２のアドレスを求め、そのアドレスをリードアドレスRA2 として出力すると共に、セレクタ６を制御してリードアドレスRA2 をバッファ２に印加する。 - 特許庁

To permit high quality modulation with a wide range bit rate, in a modulation control circuit giving a modulated signal while setting an operating point suitable for an external modulator emitting a modulated optical signal.例文帳に追加

本発明は、変調された光信号を出射する外部変調器に好適な動作点を設定しつつ変調信号を与える変調制御回路に関し、広範なビットレートによる高品質の変調を可能とすることを目的とする。 - 特許庁

Eight bit intensity modulation is carried out by an intensity modulating means 10; and this output is time-modulated in four steps in accordance with the FRC(frame rate control) method by a time modulation means 20, and is thereby provided with the distributed density.例文帳に追加

強度変調手段10により８ビットの強度変調を行うとともに、該出力を時間変調手段20によりＦＲＣ方式にしたがって４段階で時間変調することにより、その配分された濃度となるようにする。 - 特許庁

In the data communication device, the electric control device serving as a data transmission side divides data out of serial data which are exchanged through the communication bus 1 indicating physical properties into bit groups of different coefficients of variation.例文帳に追加

このようなデータ通信装置にあって、データの送信側となる電子制御装置は、上記通信バス１を介して授受されるシリアルデータのうち、物理特性を示すデータを変動率の異なる複数のビットグループにまずは区分する。 - 特許庁

To provide an OFDM (Orthogonal Frequency Division Multiplexing) transmitter in which calculation volume is small when a receiver side performs macro-diversity receiving, deterioration of channel estimation precision by interference is small, control is simple, and a bit error rate after decoding can be reduced.例文帳に追加

受信機側でマクロダイバーシティ受信を行う場合に計算量が少なく、干渉によるチャネル推定精度の劣化が小さく、制御が簡単で、復号後ビット誤り率を低減できるＯＦＤＭ送信機を提供する。 - 特許庁

The generation unit 104 generates identification information to be assigned to control the target controlled node in such a manner that, the higher at least one of the first evaluation value and the second evaluation value becomes, the shorter the bit length of the identification information is.例文帳に追加

生成部１０４は、対象被制御ノードを制御するために割り当てる識別情報を、第１の評価値及び第２の評価値の少なくとも一方が高くなるほど識別情報のビット長が短くなるように生成する。 - 特許庁

The cell plate drive circuits 11, 12 are connected to an amplifier circuit control signal line 18 controlling an amplifier circuit 17 through the control circuit 16, and switch a potential of voltage outputted to the drive lines 9, 10 before and after of amplifying operation for potentials of bit lines 8, 9 of the amplifier circuit 17.例文帳に追加

セルプレート・ドライバ回路１１，１２は制御回路１６を介して増幅回路１７を制御する増幅回路制御信号線１８と接続されており、増幅回路１７のビット線８，９の電位に対する増幅動作の前後でドライブ線９，１０に出力する電圧の電位を切り替える構成となっている。 - 特許庁

Specific pattern detecting means 4 and 8 monitor whether data outputted from a compressor 3 and a read buffer 2 match the specific pattern and when they match the specific pattern, specific bit inserting means 5 and 9 insert specific bits showing that the pattern is not the specific pattern having special meaning under the control of the control circuit 1.例文帳に追加

特定パターン検出手段４，８は、圧縮器３，リード・バッファ２から出力されるデータが特定パターンに一致するどうかを監視し、一致する場合には、制御回路１からの制御により、特定ビット挿入手段５，９は、これが特別な意味を持つ特定パターンでないことを示す特定ビットを挿入する。 - 特許庁

In the code amount control apparatus 1, an MMU 3 temporarily stores an input bit stream including compression encoded data subjected to compression encoding by the JPEG 2000 system into a storage device 2, reads data OD from the storage device 2 according to control signals CS1, CS2 and outputs the data to a multiplexer section 5.例文帳に追加

符号量制御装置１において、ＭＭＵ３は、ＪＰＥＧ２０００方式で圧縮符号化された圧縮符号化データを含む入力ビットストリームを記憶装置２に一時記憶し、制御信号ＣＳ１，ＣＳ２に従って記憶装置２からデータＯＤを読み出して多重化部５に出力する。 - 特許庁

The sigma-delta modulator includes a pulse generator to generate a multi-bit frequency resolution control signal having at least one periodic pulse signal having variable duty ratio and the sigma-delta modulator to generate a random digital code to generate a multi-band output frequency signal based on the frequency resolution control signal.例文帳に追加

可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号を生成するパルス発生器と、前記周波数解像度制御信号に基づいて、多重バンドの出力周波数信号を生成するためのランダムデジタルコードを生成するシグマデルタ変調機とを具備する。 - 特許庁

The ternary 1-bit amplifier is provided with the ΔΣ modulation circuit 10, the switching circuit 20, an LPF 30 and a switching control circuit 40, wherein the switching control circuit 40 controls and outputs values of digital signals independently for each digital signal from the ΔΣ modulation circuit 10.例文帳に追加

本発明の３値の１ビットアンプ１は、ΔΣ変調回路１０とスイッチング回路２０とＬＰＦ３０とスイッチング回数制御回路４０とを備え、スイッチング回数制御回路４０は、ΔΣ変調回路１０からの２つのディジタル信号毎に独立して、該ディジタル信号の値を制御し、出力することができる。 - 特許庁

A reception control part 23 determines the number of data bits by which a bit synchronization pattern arranged at the head of data demodulated by a demodulation control part 24 matches to a synchronization pattern which itself holds, and when the matched data is less than the prescribed number of bits, outputs a reset signal to a radio demodulation part 22.例文帳に追加

受信制御部２３は、復調制御部２４によって復調されたデータの冒頭に配置されているビット同期パターンと自身が保持している同期パターンとが一致するデータビット数を判定し、その一致データが所定ビット数未満であった場合はリセット信号を無線復調部２２に出力する。 - 特許庁

The high-order decoder 12 generates a first high-order control signal 121 in accordance with a high-order bit value, and turns on a first high-order switch 11, which is coupled to a pair of voltage extracting points 102 adjacent to each other via one or more voltage extracting points 102, based on the first high-order control signal 121.例文帳に追加

上位デコーダ１２は、上位ビットの値に応じて、第１の上位制御信号１２１を生成し、当該第１の上位制御信号１２１に基づいて、１つ以上の電圧取り出し点１０２を介して隣り合う一対の電圧取り出し点１０２に接続された第１の上位スイッチ１１を導通させる。 - 特許庁

This device is one that reduces the data quantity of already compressed picture data where the compressed moving picture data has a format equipped with a control information part consisting of control information being information determining the characteristics of the compressed moving picture data including a picture size and a bit rate and a data part consisting of the compressed moving picture data with a plurality of frames.例文帳に追加

既圧縮動画データのデータ量削減を行う装置であって、前記既圧縮動画データは、画像サイズ、ビットレートを含む、既圧縮動画データの特性を定める情報である制御情報からなる制御情報部と、複数フレームの既圧縮動画データからなるデータ部とを備えたフォーマットを有する。 - 特許庁

To realize the continuity of DSV control and the suppression of a DC component in a modulation device for encoding an input data word to be an information word while executing the DSV control, obtaining an LDPC code by a block unit as an organizational code and outputting a code word string having inspection bit information inserted into an information word string.例文帳に追加

ＤＳＶ制御を実行しながら入力データ語を情報語へ符号化し、ブロック単位でＬＤＰＣ符号を組織符号として求め、検査ビット情報を情報語列に挿入した符号語列を出力させる変調装置において、ＤＳＶ制御の連続性とＤＣ成分の抑圧を実現する。 - 特許庁

The second byte of an error command 81 is defined as "55H(01010101B)" set and reset every other bit, so that, when a display control board D accurately receives the error command 81 to display the error, it is confirmed that there is no bridge (short circuit) in the signal wire for transmitting the control command.例文帳に追加

エラーコマンド８１の２バイト目は、１ビット置きにセット及びリセットされた「５５Ｈ（01010101B）」とされているので、表示用制御基板Ｄがエラーコマンド８１を正確に受信してエラー表示をすれば、制御用コマンドを送信する信号線に信号線同士のブリッジ（短絡）がないことを確認することができる。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.例文帳に追加

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁

A coding section 12 codes each image region unit of a bit stream received by a stream input section 11 according to the control of a coding control section 16, stores picture data being a coding result to a first buffer 13, and stores a code amount and attached information by each image region unit to a second buffer 14 as the user data.例文帳に追加

符号化部１２は，符号化制御部１６の制御に従って，ストリーム入力部１１に入力されたビットストリームの各画像領域単位を符号化し，符号化結果のピクチャデータを第１バッファ１３に格納し，画像領域単位毎の符号量および付加的情報をユーザデータとして第２バッファ１４に格納する。 - 特許庁

Since a second bite of an error command 81 is set as "55H(01010101B)" which is set and reset at intervals of one bit, the absence of a bridge (short circuit) between the signal lines for transmitting the control command can be checked when a control board D for display accurately receives an error command 81 and performs error display.例文帳に追加

エラーコマンド８１の２バイト目は、１ビット置きにセット及びリセットされた「５５Ｈ（01010101B）」とされているので、表示用制御基板Ｄがエラーコマンド８１を正確に受信してエラー表示をすれば、制御用コマンドを送信する信号線に信号線同士のブリッジ（短絡）がないことを確認することができる。 - 特許庁

The oscillation unit RNGO includes control units LFSR1, LFSR2 generating multi-bit control signals lsfr1[3:0], lsfr2[1:0] each controlling a value of one bias current of first bias current determining an oscillation frequency of the VCO1 and second bias current determining an oscillation frequency of the VCO2.例文帳に追加

発振ユニットＲＮＧＯは、ＶＣＯ１の発振周波数を決定する第１バイアス電流とＶＣＯ２の発振周波数を決定する第２バイアス電流とのいずれかのバイアス電流の値を制御する複数ビット制御信号ｌｓｆｒ１［３：０］、ｌｓｆｒ２［１：０］を生成する制御ユニットＬＦＳＲ１、ＬＦＳＲ２を更に含む。 - 特許庁

The variable speed coding system uses an outgoing channel quality selection section 19 or an incoming channel control selection section 27 to select the control information of transmission power correlated with the state of channel quality when the signal in the transmission band is interrupted so as to adapt to the coding and transmits the signal by rearranging bit allocation.例文帳に追加

伝送帯域内の信号が中断した場合には、下り回線品質選択部１９又は上り回線制御選択部２７で回線品質の状態に相関する送信電力の制御情報を選択して符号化に適応し、ビットの配分を切り替えて伝送する可変速度符号化システムである。 - 特許庁

At the time of performing cabling between inter-protocol converter 2a and WAC 3a and calling inside FWA system 7a, a voice signal transmitting line 23a and a subscriber's circuit control signal transmission and receiving line 24a are secured for transmitting and receiving a outgoing subscriber's circuit control signal in a proper format such as a bit map format.例文帳に追加

プロトコル変換装置２ａとＷＡＣ３ａ間及びＦＷＡシステム７ａ内の回線設定時に、音声信号送受用回線２３ａと、下り加入者回路制御信号をビットマップ形式等の適宜の形式のままで送受信する為の加入者回路制御信号送受用回線２４ａとの、２回線を確保する。 - 特許庁

A data write-in current control circuit 51 can control easily a direction of a data write-in current flowing in a pair of bit lines as a going and returning current in accordance with a level of write-in data by setting each of data lines IO and /IO to each one side of a high potential state (Vcc) and a low potential state (Vss).例文帳に追加

データ書込電流制御回路５１は、データ線ＩＯおよび／ＩＯのそれぞれを高電位状態（Ｖｃｃ）および低電位状態（Ｖｓｓ）の一方ずつに設定することにより、往復電流としてビット線対を流れるデータ書込電流の方向を書込データのレベルに応じて簡易に制御できる。 - 特許庁

To provide an electrooptic effect device which can accurately control the polarization state of a light beam at a high speed and put the light beam in a prescribed polarization state with a prescribed intensity, e.g. an optical control element used as a polarization modulator, a wavelength filter, a light- intensity modulator, etc., which can be driven with a low voltage even at a high bit rate.例文帳に追加

光ビームの偏光状態を高速で正確に制御でき、かつ、光ビームを所定の強度で所定の偏光状態に移行できる電気光学素子、例えば高いビットレートでも低電圧で駆動可能な偏波変調器、波長フィルタ、光強度変調器等として用いられる光制御素子を提供する。 - 特許庁

When delay of decoding processing occurs in a predetermined sub-band (N of step S13), the processing is performed by conducting variable control to a processing object (control for decreasing bit planes of the processing object in this case) in the decoding processing of the next sub-band (step S14) to lighten the processing in the next sub-band of the sub-band whose decoding processing is delayed.例文帳に追加

所定のサブバンドで復号処理の遅れが発生した場合には（ステップＳ１３のＮ）、次のサブバンドの復号処理で処理対象のビットプレーンを可変制御（ここでは、処理対象のビットプレーンを少なくする制御）して処理することで（ステップＳ１４）、復号処理が遅れたサブバンドの次のサブバンドでの処理を軽減する。 - 特許庁

The semiconductor storage device includes a memory cell array MA having memory cells MC arranged therein at respective intersections between bit lines BL and word lines WL, a plurality of memory blocks 1 in which the memory cell arrays MA are laminated, and a control circuit configured to apply a voltage to a selected memory cell MC positioned at an intersection between the selected bit line BL and the selected word line WL so that a certain potential difference is applied thereto.例文帳に追加

半導体記憶装置は、メモリセルＭＣがビット線ＢＬ及びワード線ＷＬの交差部に配置されたメモリセルアレイＭＡと、メモリセルアレイＭＡが積層された複数のメモリブロック１と、選択ビット線ＢＬ及び選択ワード線ＷＬの交差部に配置された選択メモリセルＭＣに所定の電位差がかかるよう電圧を印加する制御回路とを備える。 - 特許庁