「Control Bit」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

A received signal is initially processed to derive soft-decision (multi-bit valued) symbols for power control commands transmitted from a number of base stations.例文帳に追加

受信した信号は最初に処理され、多数の基地局から送信された電力制御コマンドに対して軟判定断（マルチビット値の）シンボルが導き出される。 - 特許庁

A control unit 16 decides the direction, in which the complexity of an image, such as bit map rate, is the lowest at the optimum receiving direction for a predetermined channel.例文帳に追加

制御部１６は、ビットマップレートなどの画像の複雑度が最も低い方向を、所定のチャンネルについての最適な受信方向に決定する。 - 特許庁

The control circuit is configured to start charging the bit lines at different timings for the plurality of planes.例文帳に追加

制御回路は、複数のプレーン毎にビット線の充電を開始するタイミングを異ならせてビット線を充電する動作を実行可能に構成されている。 - 特許庁

A frame of transmission signals 19 to be sent from the unit 13 to the unit 23 includes a control bit, the ID(identification number) of the unit 23 and the PCM data on voices.例文帳に追加

親機１３から子機２３への送信信号１９の１フレームには、制御ビット、子機２３のＩＤ（識別番号）、音声のＰＣＭデータを入れた。 - 特許庁

The control part 20 acquires an ASCII code of 7 characters and converts the top character of the ASCII code of the continued 7 characters to a 6-bit shortened code.例文帳に追加

制御部２０は、７文字のＡＳＣＩＩコードを取得すると、連続する７文字のＡＳＣＩＩコードの先頭文字を６ビットの短縮コードに変換する。 - 特許庁

The high-order (n)-bit output is then transmitted to the matching circuit together with a timing signal to control an impedance value of the relevant matching circuit into desired value.例文帳に追加

そして、上位ｎビット出力を、タイミング信号とともに整合回路に送信して当該整合回路のインピーダンス値を所望の値に制御する。 - 特許庁

When the access request bit width from master 2, 4 and 6 is wider, the bus control section 8 accesses the slave for access, separately in two or more times, through the slaves IF 12, 14, 16 and 18.例文帳に追加

バス制御部８は、大きい場合には、複数回に分けてスレーブＩＦ１２，１４，１６，１８を介してアクセス対象のスレーブにアクセスする。 - 特許庁

The 1-bit signal outputted from the output terminal 5 is input to a control circuit section 17 of the bone conduction speaker system to drive a bone conduction speaker 9.例文帳に追加

出力端子５から出力された１ビット信号は骨伝導スピーカ装置の制御回路部１７に入力され骨伝導スピーカ９を駆動する。 - 特許庁

When the cartridge is not changed, 32-bit data are used, and when the cartridge is changed, the following control is performed based on the data in the ink cartridge 107K.例文帳に追加

カートリッジが交換されなければ３２ビットのデータを用い、交換された場合には、インクカートリッジ１０７Ｋのデータに基づいてその後の管理を行なう。 - 特許庁

A coding control part 195 controls the coding for the inputted content by the recording coding method or the bit rate defined in the determined mode.例文帳に追加

符号化制御部１９５は、決定されたモードで決められる記録符号化方式またはビットレートでの、入力されたコンテンツの符号化を制御する。 - 特許庁

A fixed bit allocation control part 103 fixedly controls the number of the encoding bits assigned to the audio signal of each channel in predetermined allocations.例文帳に追加

固定ビット配分制御部１０３は、各チャネルのオーディオ信号に割り当てる符号化ビット数を、予め定められた配分で固定的に制御する。 - 特許庁

TRANSMISSION ELECTRIC POWER CONTROL METHOD BASED ON DATA FLOW SPECIFIC UPWARD/DOWNWARD RAMPING FUNCTION AND REVERSE ACTIVITY BIT EVALUATION, AND CORRESPONDING WIRELESS ACCESS TERMINAL例文帳に追加

リバースアクティビティビットの評価とデータフローに特定の上方／下方ランピング関数にもとづく送信電力制御のための方法および対応する無線アクセス端末 - 特許庁

A control section, when setting the threshold voltages of the reference cell transistors, sets the reference word line and the reference global bit lines to predetermined voltages.例文帳に追加

制御部は、リファレンスセルトランジスタの閾値電圧を設定するときに、リファレンスワード線およびリファレンスグローバルビット線をそれぞれ所定の電圧に設定する。 - 特許庁

To provide an information processing unit and its control method which can embed a plurality of sorts or multi-bit of additional information in one image.例文帳に追加

１つの画像内に複数種類、或いは多ビットの付加情報を埋め込める様にすることができる情報処理装置及びその制御方法を提供する。 - 特許庁

Page data are input to the modulation table 12 of a control section 2 in the form of signal bit column and modulated to the form of block pattern and sent out to an SLM 3.例文帳に追加

ページデータは、信号ビット列の形式で制御部２の変調テーブル１２に入力され、ブロックパターンの形式に変調されてＳＬＭ３に送出される。 - 特許庁

A display control section 105 displays the characters for display converted into the bit map data by the conversion section 104 on the display screen 110 together with the map data.例文帳に追加

表示制御部１０５は、変換部１０４によってビットマップデータに変換された表示用文字を、地図データとともに表示画面１１０に表示させる。 - 特許庁

To provide a non-volatile semiconductor storage device in which a contact part for taking out a bit line is easily formed while the resistance of a control gate is decreased.例文帳に追加

ビット線を取り出すためのコンタクト部を形成しやすく、かつ、コントロールゲートの抵抗を低減することができる、不揮発性半導体記憶装置を提供する。 - 特許庁

Thereby, the VCXO 94 controls the frequency of an output signal based on the 10-bit data output from the time dispersion control circuit 103.例文帳に追加

これにより、ＶＣＸＯ９４は、時間分散制御回路１０３から出力された１０ビットのデータに基づいて、出力信号の周波数を制御する。 - 特許庁

For example, the CPU changes the value of the fourth bit 52 from the right of the data 51 from "1" to "0" so as to perform operation control of the input/output device.例文帳に追加

例えば、ＣＰＵが、入出力装置の動作制御を行うために、データ５１の右から４番目のビット５２の値を「１」から「０」に変更するものとする。 - 特許庁

Moreover, an operation/display/control section 300 is provided for receiving a test signal from the BIT signal generating circuit 108 (208) on a following stage of each of the systems.例文帳に追加

更に、ＢＩＴ信号発生回路１０８（２０８）からのテスト信号を各系統の後段で受信するための操作・表示・制御部３００を設ける。 - 特許庁

The printing control system comprises a first conversion means for converting inputted plotting data into intermediate data and a second conversion means for plotting the intermediate data on a bit map.例文帳に追加

入力された描画データを中間データに変換する第１の変換手段と、その中間データをビットマップに描画する第２の変換手段を有する。 - 特許庁

An AU rearrangement control part 65 rearranges the sequence in bit streams to be outputted to arrange the predetermined pictures in prior positions relative to the picture I.例文帳に追加

ＡＵ並び換え制御部６５は、出力されるビットストリーム中での順序を、Ｉピクチャよりも所定のピクチャが前の位置に配置されるように並び換える。 - 特許庁

A TPC control module 17 compares a receiving SIR measured by an SIR measurement module 14 with a target receiving SIR set by the target SIR control module 16 and transmits a base station transmit power control bit depending on the result of comparison.例文帳に追加

ＴＰＣ制御部１７は、ＳＩＲ測定部１４で測定した受信ＳＩＲと目標ＳＩＲ制御部１６が設定した目標ＳＩＲとを比較し、比較結果に応じて基地局の送信電力を制御する制御ビットを送信する。 - 特許庁

When the total of the bit rates received by the control objects at the same timing is not below a receivable band of the control objects (S303: NO), the control object for changing the timing for generating the I picture is determined (S304).例文帳に追加

そして、同一タイミングにおける制御対象が受信するビットレートの合計が、制御対象の受信可能帯域以下でない場合には（Ｓ３０３：ＮＯ）、Ｉピクチャを生成するタイミングを変更させる制御対象を決定する（Ｓ３０４）。 - 特許庁

In addition, the control clock signal is delayed for over signal delay time generated by multiplex division processing on the transmitting side and the receiving side and synchronization between each bit constituting the control data signal and a clock pulse of the control clock signal is collateralized.例文帳に追加

また、制御クロック信号を送信側と受信側における多重分割処理によって生じる信号遅延時間以上に遅延させて、制御データ信号を構成する各ビットと制御クロック信号のクロックパルスとの同期を担保する。 - 特許庁

The encoding parameter control circuit selects a control parameter according to the bit rate from a table where a plurality of control parameters for controlling the operation of the CELP encoding circuit on the basis of the calculated frame length are described.例文帳に追加

符号化パラメータ制御回路は算出したフレーム長に基づいてＣＥＬＰ符号化回路の動作を制御する制御パラメータが複数記載されたテーブルの中からビットレートに応じて制御パラメータを選択し、ＣＥＬＰ符号化回路に出力する。 - 特許庁

Reference potential precharge of a memory cell array 1 is performed by selecting a bit line BL by turning on a reference potential control transistor SDT in which a gate is connected to the reference potential control line SDAL connected to a control circuit 3.例文帳に追加

メモリセルアレイ１の参照電位プリチャージは、制御回路３に接続される参照電位制御線ＳＤＡＬにゲートが接続される参照電位制御トランジスタＳＤＴのオンすることにより、ビットラインＢＬが選択され、実行される。 - 特許庁

To correctly generate a transmission power control bit even for a signal whose transmission power is fluctuated due to variable rate transmission and to conduct transmission power control with high accuracy for the signal in the case of applying closed loop transmission power control to an outgoing channel.例文帳に追加

下り回線にクローズドループ送信電力制御を適用した場合に、可変レート伝送により送信電力が変動する信号に対しても正しく送信電力制御ビットを生成するとともに、精度良く送信電力制御を行うこと。 - 特許庁

The reference potential precharge of a memory cell array 2 is performed by selecting the bit line BL by turning on a reference potential control transistor SDT in which a gate is connected to the reference potential control line SDBL connected to a control circuit 3.例文帳に追加

メモリセルアレイ２の参照電位プリチャージは、制御回路３に接続される参照電位制御線ＳＤＢＬにゲートが接続される参照電位制御トランジスタＳＤＴのオンすることにより、ビットラインＢＬが選択され、実行される。 - 特許庁

A minimum bit error rate reference control circuit 29 equivalent to a control means inputs an impulse response estimate of a transmission path and a signal-to-noise ratio of a receiver, and controls a weighting coefficient of the linear processing circuit 28 under restriction conditions so as to minimize a bit error rate when most likelihood detection is carried out.例文帳に追加

制御手段に相当する最小ビット誤り率規範制御回路２９は，伝送路のインパルス応答の推定値と受信機の信号対雑音比を入力し、最尤検出を行った際のビット誤り率を最小にするように，線形処理回路２８の重み付け係数を拘束条件の下制御する。 - 特許庁

The TIMGSW 96 includes a bit selector 134 which performs gain control on a logarithmic axis in units of 6 dB for the signals on the frequency axis of the individual channels and a conversion ROM 136 which performs fine control with a gain of 6 dB for the signals on the frequency axis of the respective channels from the bit selector 134.例文帳に追加

ＴＩＭＧＳＷ９６は、個々のチャネルの周波数軸上の信号について６ｄＢ単位での対数軸上におけるゲイン制御を行うビットセレクタ１３４と、ビットセレクタ１３４からの個々のチャネルの周波数軸上の信号について幅で６ｄＢのゲインの微調整を行う変換ＲＯＭ１３６とを有する。 - 特許庁

Concretely, the network unit stores {[drop address] that identifies the receiving data with one-to-one correspondence, [discard bit (L system)] that is control information indicating that data are transferred in a clockwise direction or discarded, and [discard bit (R system)] that is control information indicating that data are transferred in a counterclockwise direction or discarded}, and controls the dropped data.例文帳に追加

具体的には、ネットワーク装置は『受信するデータを一意に識別する「ドロップアドレス」、時計回りにデータを転送または破棄する制御情報である「破棄ビット（Ｌ系）」、反時計回りにデータを転送または破棄する制御情報である「破棄ビット（Ｒ系）」』を記憶しておき、ドロップしたデータを制御する。 - 特許庁

An upper bit control section 340 uses a predetermined frequency-divided clock generated by the frequency dividing operation of the lower bit control section 330 as a shift clock, sets a shift output of each shift register in a shift register section 342 to H sequentially, and selects a high-order current source cell 355 of the same weighting current sequentially using the shift output.例文帳に追加

上位ビット制御部３４０は、下位ビット制御部３３０の分周動作で生成される所定分周クロックをシフトクロックとして使用してシフトレジスタ部３４２内の各シフトレジスタのシフト出力を順次Ｈにし、このシフト出力を使用して同一重付け電流の上位電流源セル３５５を順次選択する。 - 特許庁

The communication system performs communication along a RS232C communication path including an optical communication unit between the master station and the slave station, and transmits the control signal of RS232C communication between the master station and the slave station by adding a control signal bit string to a communication data bit string of the RS232C communication in the optical communication unit.例文帳に追加

通信システムは、主局及び従局間の光通信区間を含むＲＳ２３２Ｃ通信経路に沿って通信を行うものであって、光通信区間でＲＳ２３２Ｃ通信の通信データビット列に制御信号ビット列を付加することによって、主局及び従局間でＲＳ２３２Ｃ通信の制御信号を伝える。 - 特許庁

In this liquid crystal display element, the generation of an internal DC voltage is suppressed by using a driving voltage waveform consisting of a display signal period (having 32-bit display waveform) and a control signal period (having 2-bit control waveform) which is not related to display in a fixed time or in a plurality of frame periods or in a single frame period.例文帳に追加

一定時間内、あるいは、複数のフレーム期間内、もしくは、一のフレーム期間内において、表示信号期間（表示波形３２ビット）と、表示には関与しない制御信号期間（制御波形２ビット）とからなる駆動電圧波形を用いることにより、内部直流電圧の発生を抑制する。 - 特許庁

Consequently, even if phase control over a PLL circuit 6 becomes unstable since bits recorded on a disk 1 shift from their original positions and the binarized signal obtained by reproducing the bits has a bit shift and the bit shift tends to generate over the whole, the phase control can indirectly be secured by delaying the binarized signal.例文帳に追加

このため、ディスク１に記録されるピットの位置が本来の位置からずれ、それを再生した２値化信号にビットシフトがあり、このビットシフトの傾向が全体にあり、ＰＬＬ回路６の位相制御が不安定となるような場合でも、２値化信号の遅延によりその位相制御が間接的に確保可能となる。 - 特許庁

A printer controller 201 receives a printing job from a host computer to set ID at every paper to transmit the same to an engine control part 202 and the engine control part 202 forms status data having the bits corresponding at every ID and sets the bit corresponding to the ID wherein paper feed is performed to 1 and sets the bit corresponding to discharged paper to 0.例文帳に追加

プリンタコントローラ201がホストコンピュータ等から印字ジョブを受けると用紙毎にIDを設定してエンジン制御部202へ送信し、エンジン制御部202がID毎に対応したビットを有するステータス情報を作成し、給紙が行われたIDに対応するビットを1にし、排紙された用紙に対応するビットを0にする。 - 特許庁

In this semiconductor storage device, the output of an even-numbered bit line voltage generation circuit 108 is set at 12 V, and the output of an odd-numbered bit line voltage generation circuit 109 is set at 0 V by the control of a control part 111, and a row decoder 102 applies 15 V higher than 0 V to a word line WL0.例文帳に追加

この半導体記憶装置では、制御部１１１の制御でもって、偶数番ビット線電圧発生回路１０８の出力を１２Ｖにし、かつ、奇数番ビット線電圧発生回路１０９の出力を０Ｖにし、かつ、行デコーダ１０２はワード線ＷＬ０に０Ｖよりも高い１５Ｖを印加する。 - 特許庁

A control frame processing part 103 selects frames having the same SN from EDCH FP MDC control frames of a plurality of Node B's and compares CRC results and estimated bit error rates to select a frame whose CRC result is OK and which has a small estimated bit error rate.例文帳に追加

制御フレーム処理部１０３は、マクロダイバーシチ通信状態において、複数のＮｏｄｅ ＢのＥＤＣＨ ＦＰ ＭＤＣ制御フレームから、ＳＮの同じフレームを選択してＣＲＣ結果及び推定ビット誤り率を比較して、ＣＲＣ結果がＯＫでかつ推定ビット誤り率の小さいフレームを選択する。 - 特許庁

An upper bit control section 340 employs, as a shift clock signal, a predetermined frequency-divided clock signal produced through the frequency-division operation of the lower bit control section 330, sequentially changes a shift output of each shift register in a shift register section 342 into H, and, using this shift output, sequentially selects an upper order current source cell 355 of the same weighted current.例文帳に追加

上位ビット制御部３４０は、下位ビット制御部３３０の分周動作で生成される所定分周クロックをシフトクロックとして使用してシフトレジスタ部３４２内の各シフトレジスタのシフト出力を順次Ｈにし、このシフト出力を使用して同一重付け電流の上位電流源セル３５５を順次選択する。 - 特許庁

A pad 32 externally applied with a control potential Vex and a plate lime driving circuit 33 are provided, and concerning each memory cell, a reference potential Vref is varied variously by varying the control potential Vex variously, storage data is read out, and margin of a potential of a bit line in the case that storage data is outputted to a bit line is tested.例文帳に追加

外部から制御電位Ｖexを印加するパッド３２及びプレート線駆動回路３３を設け、各メモリセルについて、制御電位Ｖexを種々変化させることにより、基準電位Ｖrefを種々変化させて、記憶データの読出しを行い、ビット線に記憶データが出力された場合におけるビット線の電位のマージンを試験する。 - 特許庁

When the receiver receives a remote control signal, the receiver converts the received remote control signal into a binary signal, samples the binary signal in a predetermined period, generates a serial signal obtained by adding a start bit and a stop bit to sampled sampling data, and transmits the serial signal to the transmitter through a power line.例文帳に追加

受信装置は、リモコン信号を受光すると、受光したリモコン信号を２値信号に変換し、この２値信号を予め定められた周期でサンプリングし、サンプリングしたサンプリングデータにスタートビットおよびストップビットを付加したシリアル信号を生成し、このシリアル信号を電力線を介して前記送信装置に送信する。 - 特許庁

When the temperature of the LD1 is in the vicinity of the target temperature, a CPU 6A sets a resolution in pulse width of a PWM control to a predetermined bit or more to calculate an accurate digital control signal for only lower-bit of the D/A converter 9, inputting the result to the D/A converter 9.例文帳に追加

ＬＤ１の温度が目標温度近辺にある場合は、ＣＰＵ６ＡでＰＷＭ制御のパルス幅の分解能を所要ビット以上に設定して、Ｄ／Ａ変換器９の下位ビットのみに対してＰＷＭ制御された高精度のデジタル制御信号を演算し、Ｄ／Ａ変換器９に入力する。 - 特許庁

The control unit 100 selects the recording area of a writing bit rate whose power consumption is lower than a predetermined value among recording areas of different writing rates on the hard disk 11 according to the transfer bit rate of the input data to the write buffer 31, and performs control so as to record data in this recording area.例文帳に追加

制御部１００は、ハードディスク１１上の書き込みレートの異なる記録領域の中から、入力データのライトバッファ３１への転送ビットレートとに応じて、消費電力が所定値よりも低くなる書き込みレートの記録領域を選択し、この記録領域にデータを記録するように制御する。 - 特許庁

When temperature when ECC1 bit error correction is caused indicates a numerical value exceeding the prescribed threshold value, the control firmware 6 judges that ECC1 bit error correction caused at the time is caused by data loss by high temperature, and issues change indication of a refresh time to a mode register control part 7.例文帳に追加

ＥＣＣ１ビットエラー訂正が発生したときの温度が、あらかじめ設定した閾値を超える数値を示している場合、制御ファームウェア６はそのとき発生したＥＣＣ1ビットエラー訂正が高温によるデータ損失によるものと判断し、モードレジスタ制御部７に対してリフレッシュ時間の変更指示を発行する。 - 特許庁