「Control Bit」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

An application program sets the loop-back bit of a control register 21 of an already existing serial port 15 as "1", and turns on a switching element 22.例文帳に追加

アプリケーションプログラムは、既存のシリアルポート１５にある制御レジスタ２１のループバックビットを「１」に設定し、スイッチング素子２２をオンにしておく。 - 特許庁

The operation timing of a sense amplifier provided for each of adjacent pair of bit lines is shifted by the control circuits 110 and 112.例文帳に追加

制御回路１１０および１１２により、隣接するビット線対のそれぞれに対して設けられるセンスアンプの動作タイミングをずらす。 - 特許庁

To provide a coding method that facilitates detection of a bit error caused during communication in the case of coding a set of control information.例文帳に追加

制御情報セットを符号化する際に、通信中に発生したビット誤りの検出を容易にする符号化方法を提供する。 - 特許庁

After the text subtitle stream is dissolved, the text renderer 412 renders the text data to bit map data using the reproduction control information.例文帳に追加

テキスト・サブタイトル・ストリームが分解された後、テキスト・レンダラ４１２は、再生制御情報を用いて、テキストデータをビットマップデータにレンダリングする。 - 特許庁

In the serial/parallel conversion part 21, the bit data transmitted from the exclusive control part 20 are transformed into parallel data to stores to the buffer memory 22.例文帳に追加

シリアル／パラレル変換部２１では、排他制御部２０から伝達されたビットデータをパラレルデータに変換し、バッファメモリ２２に記憶する。 - 特許庁

At the time of idling where no print data 1 is inputted, a cache control section 12 performs compression processing of a bit map font on a font cache 5.例文帳に追加

印刷データ１の入力がないアイドル時に、キャッシュ制御部１２はフォントキャッシュ５上のビットマップフォントの圧縮処理を行う。 - 特許庁

A format control circuit 21 makes a read gate signal RG active when the circuit 21 detects bit synchronous information of a sector of a reproducing object.例文帳に追加

フォーマット制御回路２１は、再生対象のセクタのビット同期情報を検出すると、リードゲート信号ＲＧをアクティブにする。 - 特許庁

When a write control signal reports the end of a write cycle, the equalization signal starts precharge and equalization of the paired bit lines.例文帳に追加

書込み制御信号が書込みサイクルの終わりを知らせるときに、等化信号は、ビット・ライン対のプリチャージおよび等化を開始する。 - 特許庁

Frame synchronization control parts 104 and 205 determine bit correspondence between the transmission data and the reception data on the basis of the position of the frame pattern.例文帳に追加

フレーム同期制御部１０４、２０５はがフレームパタンの位置に基づいて送信データと受信データとの間のビット対応を決定する。 - 特許庁

When a power source is turned ON and an initialization processing is performed, the host control board outputs a bit position signal to the signal line of the harness.例文帳に追加

電源がＯＮされて初期化処理が行われる際に、上位制御基板はハーネスの信号線にビット位置信号を出力する。 - 特許庁

BIT LINE SENSE AMPLIFIER DRIVE CONTROL CIRCUIT AND METHOD OF SYNCHRONOUS DRAM FOR SELECTIVELY SUPPLYING OPERATING VOLTAGE AND TEMPORARILY INTERRUPTING SUPPLY例文帳に追加

動作電圧を選択的に供給し、一時的に供給を中断する同期式ＤＲＡＭのビットラインセンスアンプ駆動制御回路及び方法 - 特許庁

EMBEDDED BIT LINE TYPE NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE IN TRENCH, ARRAY OF CELL, AND METHOD FOR MANUFACTURING CELL例文帳に追加

トレンチ内に独立制御可能な制御ゲートを有する埋込ビット線型不揮発性浮遊ゲートメモリセル、そのアレイ、及び製造方法 - 特許庁

To keep a bit rate at reproduction constant without a special control by a recording and reproducing device that makes delay reproduction.例文帳に追加

遅延再生を行う記録再生装置において、特別な制御を行うことなく再生時のビットレートを一定に保つようにする。 - 特許庁

The control area of the memory and the cluster of the disk are corresponded each other, and further a fill bit showing the validity/invalidity of data in the sector unit is corresponded.例文帳に追加

メモリの管理領域とディスクのクラスタとを対応付け、さらに、データの有効／無効をセクタ単位で示すフィルビットを対応付ける。 - 特許庁

Digital data of a frame structure in which a 20 bit synchronous word SW, consisting of a predetermined code pattern is disposed at the head of the frame and a 20 bit post field PF is disposed on the end are transmitted at a control channel.例文帳に追加

制御チャネル上では、フレームの先頭に、所定のコードパターンからなる２０ビットの同期ワードＳＷが配置され、末尾に２０ビットのポストフィールドＰＦが配置されたフレーム構造のデジタルデータが伝送される。 - 特許庁

Amplitude of a separation control signal (BLIL, BLIR) given to bit line separation gates (BIGL, BIGR) connected to bit lines and sense amplifiers (SA) is limited, word lines are driven by a negative voltage/non-boosting system.例文帳に追加

ビット線とセンスアンプ（ＳＡ）に接続するビット線分離ゲート（ＢＩＧＬ，ＢＩＧＲ）へ与えられる分離制御信号（ＢＬＩＬ，ＢＬＩＲ）の振幅を制限し、ワード線は、負電圧／非昇圧方式で駆動する。 - 特許庁

A writing control section 30 updates input-phase information composed of (m) bits, and supplies the FIFO buffer 10 with a bit row composed of a high-order (j) bit (j<m) in the input-phase information as the writing address.例文帳に追加

書き込み制御部３０は、ｍビットからなる入力位相情報を更新し、入力位相情報における上位ｊビット（ｊ＜ｍ）からなるビット列を書き込みアドレスとしてＦＩＦＯ１０に供給する。 - 特許庁

When the bit patterns of each character are comparatively long, the bit patterns processed by a data processing part 225 can be transmitted from a communication control part 217 to the receiving side based on the correlation and secrecy is improved.例文帳に追加

各キャラクタのビットパターンがある程度長いと、相関性の関係でデータ加工部２２５により加工が行われたビットパターンを通信制御部２１７から受信側に送信することができ、秘匿性が向上する。 - 特許庁

One bit of the bit map area 220 is made to correspond to the storage area (for example, 1 MB) equal to the maximum transfer length when copying data between the volumes to control the existence of the difference data of the respective storage areas on the volume.例文帳に追加

ビットマップエリア２２０の１ビットを、ボリューム間のデータコピーの際の最大転送長に等しい記憶領域（例えば１ＭＢ）に対応させることによってボリューム上の各記憶領域の差分データの有無を管理する。 - 特許庁

Further, a minimum run consecutive limit code detection section 33 detects a position at which a channel bit stream converted by the pattern conversion section 32 is consecutive minimum runs from a data stream to which a DSV control bit is inserted.例文帳に追加

また、最小ラン連続制限コード検出部３３は、DSV制御ビットが挿入されたデータ列より、パターン変換部３２において変換されたチャネルビット列が最小ランの連続となる位置を検出する。 - 特許庁

The data control part applies the information of word data to each bit as they are at the time of executing the data writing by word units, and applies the same data to all the bits at the time of executing the data writing by bit units.例文帳に追加

データ制御部は、ワード単位でのデータ書き込みの際は、ワードデータの情報をそのまま各ビットに対して与え、ビット単位でのデータの書き込みの場合、すべてのビットに対して同一のデータを与える。 - 特許庁

A writing side data width converter 3 converts 12-bit pixel data for four pixels output from the A/D converter 2 into three 16-bit data, which are then written on the semiconductor memory 5 via a memory control part 6.例文帳に追加

書き込み側データ幅変換器３は、Ａ／Ｄ変換器２から出力される４画素分の１２ｂｉｔ画素データを３つの１６ｂｉｔデータに変換し、メモリ制御部６を介して半導体メモリ５に書き込む。 - 特許庁

A control means 41 sets a decoding start time of a prescribed number of frames from the top on the basis of a frame frequency of the 1st bit stream in the case of decoding the 2nd bit stream depending on the mode transition information.例文帳に追加

制御手段４１はモード遷移情報にもとづき、第２のビットストリームを復号する際に、先頭から所定の数のフレームの復号開始時刻を第１のビットストリームのフレーム周波数に基づいて設定する。 - 特許庁

The compression rate control part 32 decides the predetermined target bit rate in response to the obtained genre information, and changes the decided predetermined target bit rate in accordance with the complicatedness detected by the complicatedness detecting part 21.例文帳に追加

圧縮率制御部３２は、取得したジャンル情報に応じて所定のターゲットビットレートを決定し、複雑さ検出部２１で検出された複雑さに応じて、決定された所定のターゲットビットレートを変更する。 - 特許庁

A transmission control part 13 on a transmitting side outputs bit rate feedback information corresponding to the network congestion information to a real-time encoder 12 and changes a transmission bit rate to a value corresponding to the network congestion information.例文帳に追加

送信側の送出制御部13は、ネットワークの輻輳情報に応じたビットレートフィードバック情報をリアルタイムエンコーダ12に出力し、送出ビットレートをネットワークの輻輳情報に応じた値に変更制御する。 - 特許庁

The digital calibration of the VCO 20 determines whether current control voltage is within a given voltage region, and when it is not within the voltage region, the digital bit word is raised or lowered by each 1 bit value.例文帳に追加

ＶＣＯ（２０）のデジタル較正は、現時点の制御電圧が、特定の電圧の範囲内にあるか否かを判定し、特定の電圧範囲内でない場合、デジタルビットワードが、１ビット値ずつ上昇または低下する。 - 特許庁

The control loop 53' comprises a position interface 56 supplying a position signal VOUT indicative of the position of the rotor element and a one-bit quantizer 66 receiving the position signal VOUT and supplying a corresponding bit sequence OUT.例文帳に追加

制御ループ５３′は回転子の位置を示す位置信号Ｖ_OUTを供給する位置インタフェース５６と、位置信号Ｖ_OUTを受け取り、対応するビットシーケンスＯＵＴを供給する１ビット量子化器６６とを有する。 - 特許庁

A photon 61 for a control bit is emitted from a photon emission part 11 and a photon 62 for a target bit is emitted from a photon emission part 12 and auxiliary photons 63 and 64 are emitted from photon emission parts 13 and 14.例文帳に追加

光子出射部１１において制御ビット用光子６１を出射し、光子出射部１２において、標的ビット用光子６２を出射し、光子出射部１３,１４において補助光子６３,６４を出射する。 - 特許庁

The keeper circuit is sized to supply sufficient current to compensate a leakage current of the bit line and maintains a voltage level of the bit line, and the noise threshold control circuit lowers a trip point of the sense amplifier output.例文帳に追加

キーパ回路は、十分な電流を供給してビット線のリーク電流を補償する大きさであり、ビット線の電圧レベルを維持し、ノイズ閾値制御回路は、センス増幅器出力のトリップ点を低くする。 - 特許庁

A control circuit executes writing of the same data simultaneously for a first memory cell connected to a first bit line of the first block and a second memory cell connected to the first bit line of the second block.例文帳に追加

制御回路は、第１のブロックの第１のビット線に接続された第１のメモリセル、および、第２のブロックの第１のビット線に接続された第２のメモリセルに対して、同時に同じデータの書き込み動作を実行する。 - 特許庁

When receiving communication data from the data terminal device 3, a control part 25 detects the start bit of the communication data, measures the communication speed from a bit width (time), and displays the measured communication speed at a display part 23.例文帳に追加

制御部２５は、データ端末装置３から通信データを受信すると、通信データのスタートビットを検出してビット幅（時間）から通信速度を測定し、測定した通信速度を表示部２３に表示する。 - 特許庁

To provide a technical means simply and automatically measuring an edge line of a one-flute straight bit without stopping a machine and with the bit rotating in a machining process of a wood and a wooden material by a CNC (computer numerical control) router.例文帳に追加

ＣＮＣルータによる木材および木質材料の加工工程において，１枚刃ストレートビットの刃先線を，機械を止めることなくビットを回転させたまま簡便に自動計測する技術手段を得る。 - 特許庁

Those LSBs are used to control an array MUX, (n) operands are selected from the two 32-bit grouped words, and the arrayed 32-bit grouped words are outputted to an execution unit for parallel processing.例文帳に追加

これらのＬＳＢを使用して、配列ＭＵＸを制御し、前記二つの３２ビットグループ化ワードからｎ個のオペランドを選択し、配列された３２ビットグループ化ワードを、パラレル処理のための実行ユニットに出力する。 - 特許庁

A reading side data width converter 4 converts the three 16-bit data output from the semiconductor memory 5 via the memory control part 6 into 12-bit pixel data for four pixels, which is then supplied to an interface 7.例文帳に追加

読み出し側データ幅変換器４は、半導体メモリ５からメモリ制御部６を介して出力される３つの１６ｂｉｔデータを４画素分の１２ｂｉｔ画素データに変換してインターフェース７に供給する。 - 特許庁

In the case of operation as 32-bit PCI bus, the arbiter 2 performs control so as to use different 32-bit PCI buses respectively for two channel devices 31 and 40 or channel devices 31 and 41 of 32 bits.例文帳に追加

アービタ２は３２ビットＰＣＩバスとして動作させる場合、２つの３２ビットのチャネル装置３１，４０またはチャネル装置３１，４１に対して夫々異なる３２ビットＰＣＩバスを使用させるように制御する。 - 特許庁

The flag configuration register unit includes a pseudo oscillation stop state enable bit holding unit, and a control logic for asserting the interrupt request signal when the pseudo oscillation stop state enable bit is enabled.例文帳に追加

上記フラグ設定レジスタ部は、疑似発振停止状態イネーブルビット保持部と、上記疑似発振停止状態イネーブルビットがイネーブル状態にされた場合に、上記割り込み要求信号をアサートする制御論理とを含む。 - 特許庁

A PCM data stream rearrangement control section 3 groups the PCM data stream into a high-order group and a low- order group by using a quantization bit digit number for a minimum unit and stores them in bit stream rearrangement memory 4.例文帳に追加

ＰＣＭデータ列並び替え制御部３は、量子化ビット桁数を最小単位として上位グループと下位グループとに分けてこのＰＣＭデータ列をグループ化し、ビット列並び替え用メモリ４に格納する。 - 特許庁

A TPC bit generation part 50 generates a TPC bit by varying and controlling a transmitted power control width according to the difference between an M-SIR measured based upon a received signal and a T-SIR as a target value.例文帳に追加

ＴＰＣビット生成部５０は、受信信号を基に測定されるＭ−ＳＩＲとその目標値であるＴ−ＳＩＲとの差に応じて送信電力制御幅を可変制御してＴＰＣビットを生成する。 - 特許庁

When transmitting a control input to a mouse 17 after conversion into cursor stroke information, the remote control 10 executes conversion based on nonlinear characteristics that have different bit allocations between ranges of relatively small and large control inputs and have more bit allocations for the range of relatively small control inputs than for the range of relatively large control inputs, and transmits the conversion result via an infrared light emitting diode 22.例文帳に追加

リモコン１０は、マウス１７の操作量をカーソルの移動量情報に変換して送信する際に、操作量が相対的に少ない領域と多い領域とでビット割り当てを異ならせ、操作量が相対的に少ない領域のビット割り当てを操作量が相対的に多い領域に比べて大きくした非線形な特性に変換して赤外線発光ダイオード２２を介して送信する。 - 特許庁

In such a case, a data transfer mode control bit is provided in a transmission frame, and a frame configuration in which the shared mask data is not included is also made possible in the case shared and competitive control is not performed.例文帳に追加

この時送信フレーム内にデータ転送モード制御ビットを設け、共有及び競合制御を行わない場合には共有マスクデータを含まないフレーム構成とすることも出来る。 - 特許庁

To provide a code amount control apparatus capable of executing code amount control applied to a bit stream including compression encoding data at high speed with less computational complexity so as to suppress distortion with respect to a rate.例文帳に追加

圧縮符号化データを含むビットストリームの符号量制御を、レートに対する歪みを抑えるように、少ない演算量で且つ高速に実行し得る符号量制御装置の提供。 - 特許庁

A watermark embedding unit 20 embeds the control bits generated by the control bit generating unit 18 for identifying operating commands into voice data acquired by the voice input unit 12.例文帳に追加

透かし埋め込み部２０は、音声入力部１２が取得した音声データに、制御ビット生成部１８が生成した操作コマンドを識別する制御ビットを電子透かしとして埋め込む。 - 特許庁

To provide an inkjet type recording device, widely, a liquid jetting device, which can realize a gradation control of 5 patterns or more while utilizing a control circuit by 2-bit gradation information.例文帳に追加

２ビットの階調情報による制御回路を利用しつつ、５パターン以上の階調制御を実現可能なインクジェット式記録装置、広くは液体噴射装置を提供すること。 - 特許庁

A memory read out control part 202 reads out the low rank bit data Data2 stored in a memory 203 on the basis of a control signal Clock1, DE1 received from a first receiver.例文帳に追加

メモリ読出し制御部２０２は、第１レシーバから受取った制御信号Ｃｌｏｃｋ１，ＤＥ１に基いて、メモリ２０３に記憶されている下位ビットデータＤａｔａ２を読み出す。 - 特許庁

In this control, the voltage supply to the bit lines BL is released after writing or erasing operation with respect to the variable resistance elements VRE, to control an operation allowing a readout cell current to flow.例文帳に追加

この制御では、可変抵抗素子ＶＲＥに書き込みまたは消去後に、ビット線ＢＬへの電圧供給解除を行い、読み出しセル電流を流す動作を制御する。 - 特許庁