「Control Bit」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

In hierarchical bit line structure provided with a main bit line and a sub-bit line, whole chip size can be reduced by arranging a serial diode switch requiring no additional gate control signal and a unit serial diode cell comprising a nonvolatile ferroelectric capacitor between the word line and the sub-bit line so as to realize the cross point cell array.例文帳に追加

本発明は、メインビットラインとサブビットラインを備える階層的ビットライン構造において、別途のゲート制御信号が不要な直列ダイオードスィッチと不揮発性強誘電体キャパシタからなる単位直列ダイオードセルをワードラインとサブビットラインとの間に配置してクロスポイントセルアレイを具現することにより、全体的なチップサイズを縮小することができる。 - 特許庁

The control circuit 17 makes the first even or the first odd bit line potential of the first side being a selection bit line go up by charge sharing of the second even and the second odd bit lines of the non-selection second side physically adjacent to the first even or the first odd bit line of the first side connected to a selection memory cell.例文帳に追加

前記制御回路１７は、選択メモリセルに接続される前記第１側の第１偶数または第１奇数ビット線に、物理的に隣接する非選択の第２側の第２偶数および第２奇数ビット線のチャージシェアリングにより、選択ビット線である前記第１側の第１偶数または第１奇数ビット線電位を上昇させる。 - 特許庁

Further, the controller part 9 comprises: a bit rate controller part 91 for controlling a bit rate in encoding of the encoder part 3 in any one of two or more recording modes with different bit rates; a bit rate changeover controller part 92 which selects this video recording mode and controls timing to change it over; and a data table 93 for recording a control data of the video recording mode.例文帳に追加

また、制御部９は、符号化部３の符号化の際のビットレートを、ビットレートが異なる複数の録画モードのうちのいずれかで制御するビットレート制御部９１と、この録画モードを選択し、切り替えるタイミングを制御するビットレート切替制御部９２と、録画モードの制御データを記録するデータテーブル９３を備える。 - 特許庁

This memory device having a detection function of the initialization leakage of a memory has a memory initialization state management circuit performing control to reset an overhead bit 215 by power ON (a power source ON) and to invert the overhead bit 215 of an initialized word only once in the memory 109 having the additional bit (including a parity bit) disposed to each the word of the memory device.例文帳に追加

メモリ装置の各ワードに配設される付加ビット（パリティビットを含む）を備えるメモリ１０９において、パワーオン（電源オン）により付加ビット２１５をリセットし、初期化を行ったワードの付加ビット２１５を１回限り反転させる制御を行うメモリ初期化状態管理回路を備え、メモリの初期化漏れの検出機能を備えたメモリ装置が提供される。 - 特許庁

The semiconductor storage device is provided with: a first bit cell 10T and a second bit cell 10B for storing mutual complementary data; a scan circuit for outputting a selected data signal; a bit cell selection circuit 14 for receiving the output of the scan circuit and for selecting one bit cell; and a data writing control circuit 53 for controlling the data writing.例文帳に追加

半導体記憶装置は、互いに相補的なデータを記憶するための第１のビットセル１０Ｔおよび第２のビットセル１０Ｂと、選択されたデータ信号を出力するスキャン回路と、スキャン回路の出力を受け、１つのビットセルを選択するビットセル選択回路１４と、データの書き込みを制御するデータ書き込み制御回路５３とを備えている。 - 特許庁

D4-D12 deciding sections 150 decide the kind of protocols of the control signal on the basis of a bit value at the specified position of the inputted control signal, and output the control signal to the LAPD control section 160a or the PPP control section 160b according to the decision result.例文帳に追加

Ｄ４−Ｄ１２判別部１５０は、入力された制御信号の所定位置のビットの値に基づいて、当該制御信号のプロトコルの種別を判別し、判別結果に応じてＬＡＰＤ制御部１６０ａまたはＰＰＰ制御部１６０ｂに当該制御信号を出力する。 - 特許庁

A decoding operation control part 602 performs ON/OFF control over control switches 606 and 607 according to pattern information showing the error detection result and the pattern of a bit rate to control sampling frequencies of sampling frequency adjustment parts 608 and 609.例文帳に追加

復号化動作制御部６０２は、誤り検出結果とビットレートのパターンを示すパターン情報に応じて、制御スイッチ６０６、６０７のオン／オフ制御を行い、サンプリング周波数調整部６０８、６０９のサンプリング周波数を制御する。 - 特許庁

To provide an efficient transmission power control system for stopping transmission power control, dropping power consumption and decreasing the possibility of a transmission power control error due to a transmission power control bit decoding error under a prescribed condition.例文帳に追加

ある条件下において、送信電力制御を停止させ、消費電力を低下させ、送信電力制御ビット復号誤りによる送信電力制御エラーの可能性を低減させ、効率のよい送信電力制御方式を提供する。 - 特許庁

Hereafter, the power converter is constituted for carrying out current control (ACR) and minor AVR control in a digital control part 19, and even if the 16-bit A/D converter 12 which is easily obtained is used, the current control of extremely high accuracy (10^-6[μV] level) is enabled.例文帳に追加

以下、ディジタル制御部１９で、電流制御（ＡＣＲ）及びマイナーＡＶＲ制御を行う構成とし、入手容易な１６ビットＡ／Ｄ変換器１２を用いても、極めて高精度（１０^−６［μＶ］レベル）の電流制御を実現する。 - 特許庁

A multi-gradation processing section 22 processes the input signal on the basis of the bit accuracy estimated by the bit accuracy estimating section 21, and a display control section 23 outputs the input signal processed at the estimated bit accuracy as an output signal, and causes a display section 3 to display the outputted signal.例文帳に追加

多階調化処理部22は、ビット精度推定部21により推定されたビット精度に基づいて、前記入力信号を処理し、表示制御部23は、推定されたビット精度で処理された入力信号を出力信号として出力して表示部3に表示する。 - 特許庁

A bit line voltage control circuit 3 includes coupling capacitors C1, C2 for bringing down the potentials by being combined to selection bit lines at the read, and NMOS transistors Q11, Q21 for alternatively connecting respective one ends N1, N2 of these capacitors to a pair of bit lines /BL, BL.例文帳に追加

ビット線電圧制御回路３は、読み出し時に選択ビット線に結合されてその電位を引き下げるためのカップリング用キャパシタＣ１、Ｃ２と、その一端Ｎ１、Ｎ２を選択的にビット線対／ＢＬ、ＢＬに接続するためのＮＭＯＳトランジスタＱ１１、Ｑ２１を有する。 - 特許庁

An expansion circuit 25 generates bit patterns of first to fourth expansion data De 1-De 4 to first and second set data Ds 1, Ds 2, by selecting some one bit in the first and second set data Ds 1, Ds 2 to each bit, corresponding to a control signal Sc.例文帳に追加

伸張回路２５は、制御信号Ｓｃに応じて、第１及び第２設定データＤｓ１，Ｄｓ２に対する第１〜第４伸張データＤｅ１〜Ｄｅ４のビットパターンを、各ビットに対して第１及び第２設定データＤｓ１，Ｄｓ２のいずれか１つのビットを選択して生成する。 - 特許庁

A control section functioning as a data developing means develops print data, under high resolution mode, into 2 bit print data where the upper bit represents the recording or nonrecording of the first half of a high resolution unit pixel and the lower bit represents the recording or nonrecording of the second half of a high resolution unit pixel.例文帳に追加

データ展開手段として機能する制御部は、高解像度モードの下で印刷データを、上位ビットが前半の高解像度単位画素の記録又は非記録を表し、下位ビットが後半の高解像度単位画素の記録又は非記録を表す２ビットの印字データに展開する。 - 特許庁

The memory control circuit of the microcomputer writes a first additional bit for identifying first data in writing the first data to the flash memory 4, and writes a second additional bit for identifying second data different from the first additive bit in writing the second data to the flash memory 4.例文帳に追加

本発明は、第１のデータをフラッシュメモリ４に書き込むときには、第１のデータを識別するための第１の付加ビットを書き込み、第２のデータをフラッシュメモリ４に書き込むときには、第２のデータを識別するための第１の付加ビットとは異なる第２の付加ビットを書き込む、ことを特徴とする。 - 特許庁

In the liquid crystal display device, a timing control part includes a logic circuit for correcting n-bit original image data inputted from the outside to m-bit first correction data and a multi-level data making part for converting the m-bit first correction data to second correction data of n or less bits.例文帳に追加

液晶表示装置で、タイミング制御部は外部から入力されるｎビットの原始画像データをｍビットの第１補正データに補正する論理回路と、ｍビットの第１補正データをｎビットまたはｎビットより小さいビットの第２補正データに変換する多階調化部を含む。 - 特許庁

The semiconductor memory is provided with a sense amplifier SA, a pair of bit lines BLT, BLB, a transfer switch SW provided between the sense amplifier SA and the pair of bit lines BLT, BLB, a pre-charge circuit PC pre-charging the sense amplifier SA and the pair of bit lines BLT, BLB to the same potential, and a control circuit CTL.例文帳に追加

センスアンプＳＡと、ビット線対ＢＬＴ，ＢＬＢと、センスアンプＳＡとビット線対ＢＬＴ，ＢＬＢとの間に設けられたトランスファースイッチＳＷと、センスアンプＳＡとビット線対ＢＬＴ，ＢＬＢを同電位にプリチャージするプリチャージ回路ＰＣと、制御回路ＣＴＬとを備える。 - 特許庁

Also, the synchronization establishment subordinate control means comprises: a frame synchronization signal transmission part for transmitting frame synchronization signals; a bit synchronization signal transmission part for transmitting bit synchronization signals in a non-signal period constituting a frame; and a transmission phase control part for adjusting the transmission phase.例文帳に追加

また、同期確立従制御手段が、フレーム同期信号を送信するフレーム同期信号送信部と、フレームを構成する無信号期間に、ビット同期信号を送信するビット同期信号送信部と、送信位相を調整する送信位相制御部とを有する。 - 特許庁

The semiconductor storage device further comprises a column control circuit C which is connected with one end of the bit line of the memory block 2 and drives selectively the bit lines BL, and a row control circuit R which is connected with one end of the word line of the memory block 2 and drives selectively the word lines WL.例文帳に追加

メモリブロック２のビット線ＢＬの一端が接続され、ビット線ＢＬを選択駆動するカラム系制御回路Ｃと、メモリブロック２のワード線ＷＬの一端が接続され、ワード線ＷＬを選択駆動するロウ系制御回路Ｒとを備える。 - 特許庁

A switch means for controlling the connection of a pair of bit lines and an input/output control circuit is provided at also an input/output control circuit CKT33 connected to only one group of pair of bit lines provided between a Y decoder YD and a memory array MA3.例文帳に追加

ＹデコーダＹＤとメモリアレイＭＡ３間に設けられた一組のビット線対のみに接続されている入出力制御回路ＣＫＴ３３にも、前記ビット線対と前記入出力制御回路との接続を制御するためのスイッチ手段を設ける。 - 特許庁

A bit truncation control section 4 is provided with an image quality control section 10 for selecting an encoding object in conformity with the target image quality and an encoded amount control section 11 for controlling the encoded amount in conformity with the target encoding amount.例文帳に追加

ビット切り捨て制御部４は、目標画質に合わせて符号化対象を選択する画質制御部１０と、目標符号量に合わせて符号量を制御する符号量制御部１１とを備えている。 - 特許庁

The image-display control section 20 acquires program information such as a "genre", a bit rate or the like by a program-information acquiring section 19, and controls a back-light control section 21 to control luminance of a back light 22 according to the acquired program information.例文帳に追加

画像表示制御部２０は、番組情報取得部１９でジャンルやビットレート等の番組情報を取得し、取得した番組情報に応じて、バックライト２２の輝度制御をバックライト制御部２１に行わせる。 - 特許庁

The control unit 1 is equipped with a control section 11, a bit-map developing section 12 and a compressing section 13 for storing and the printing unit 2 is equipped with a control section 21, an expanding section 23, a toggle-type page memory 24 and a printing section 3.例文帳に追加

コントロールユニット１は、制御部１１と、ビットマップ展開部１２と、格納する圧縮部１３とを備え、印刷ユニット２は、制御部２１と、伸長部２３と、トグル形式のページメモリ２４と、印刷部３とを備える。 - 特許庁

To suitably control the generated code amount of an output stream toward a target bit rate, without causing th e image quality to deteriorate.例文帳に追加

画質を劣化させることなく、出力ストリームの発生符号量を目標ビットレートに向けて適正に制御することを目的とする。 - 特許庁

The transmission signals 29 which are to be sent from the unit 23 to the unit 13 include a control bit and the PCM data on voices and includes no ID of the unit 23.例文帳に追加

子機２３から親機１３への送信信号２９には、制御ビット、音声のＰＣＭデータを入れ、子機２３のＩＤは入れない。 - 特許庁

Data of lower 2 gradation bits B3, B2 among the 4 gradation bits B0 to B3 are stored respectively in memory areas 20, 21 as data having respectively the function of a control bit.例文帳に追加

下位２つの階調ビットＢ０，Ｂ１のデータは、表示データビットの機能を持ったデータとして、メモリ領域２０，２１に格納する。 - 特許庁

The archive control section 112 reads a file name, an image size, and a bit rate or the like from a storage section 111 and gives them to a quality arithmetic section 113.例文帳に追加

アーカイブ制御部１１２はストレージ部１１１よりファイル名、画像のサイズ、ビットレート等を読み出し、品質演算部１１３へ渡す。 - 特許庁

The LCD controller 17 outputs the display data including the main image data and the auxiliary image control data from which a part of bit is reduced.例文帳に追加

ＬＣＤコントローラ１７は、一部のビットを削減した主画像データと副画像制御データとを含む表示データを出力する。 - 特許庁

A storage area on the volume is controlled by LU securing block information 200, a block control table 210, and a bit map area 220.例文帳に追加

ボリューム上の記憶領域は、ＬＵ確保ブロック情報２００、ブロック管理テーブル２１０及びビットマップエリア２２０によって管理される。 - 特許庁

A control register of a processor is provided with a bit for controlling whether exception is caused when the non-faulting load processing fails in address conversion.例文帳に追加

non faultingロードがアドレス変換に失敗したときに、例外を起こすか、起こさないかを制御するビットをプロセッサの制御レジスタに設ける。 - 特許庁

The image-forming area 22 consists of CMOS transistors(TRs) 21, and the control signal storage area 23 consists of bit registers 28.例文帳に追加

画像形成領域２２はＣＭＯＳ２１によって構成され、制御信号格納領域２３はビットレジスタ２８によって構成される。 - 特許庁

In a reception data control unit 20, on the other hand, final N-bit data transmitted by M times of transmission are received as transmission data of N bits.例文帳に追加

一方、受信データ制御部２０では、Ｍ回に分けて送信された最後のＮビットデータをＮビットの送信データとして受信する。 - 特許庁

The threshold voltage of a memory cell is increased by the minimum charge and discharge of bit lines and control gate lines, and successively, the voltage is measured.例文帳に追加

ビット線および制御ゲート線の最小限の充電および放電により、メモリセルのしきい電圧を増加し、次いで測定する。 - 特許庁

Control deviation ϕi is integrated and outputted as an integral action constituent OUT2 after removing the least-significant bit of the values stored in a memory 28.例文帳に追加

制御偏差φｉを積分し、メモリ２８に記憶された値の最下位ビットを除いて積分動作成分ＯＵＴ２として出力する。 - 特許庁

A plurality of memory cells 10, ... of 2-transistor configuration are arranged between each pairs of bit lines BL1, ... and control lines CL1, ....例文帳に追加

複数個のメモリセル１０，・・・は、直列に接続され、且つ、１つおきにビット線ＢＬ１，・・・と制御線ＣＬ１，・・・とにコンタクトが取られている。 - 特許庁

Transmission data are converted into desired pieces of bit data by a control signal generation part 100 and supplied to a chirp signal generation part 110.例文帳に追加

送信データは制御信号発生部１００によって所望のビットデータに変換され、チャープ信号発生部１１０に供給される。 - 特許庁

A streaming distribution server 3 performs distribution control so as to perform streaming distribution of pieces of the inputted bit matrix data to a portable terminal 7.例文帳に追加

ストリーミング配信サーバ３は入力されたビット列データを携帯端末７向けにストリーミング配信すべく、配信制御を行う。 - 特許庁

At the time of special reproducing, a file pointer control circuit 17 finds a reading position on the basis of the bit rate and designates it to the stream recording part 12.例文帳に追加

特殊再生時には、ファイルポインタ制御回路１７は、ビットレートに基づいて読出し位置を求めてストリーム記録部１２に指定する。 - 特許庁

Also, a cell loss priority control bit CLP is set according to the attribute of the transfer data in this the ATM device (ATM router) 1-11.例文帳に追加

また、ＡＴＭ装置（ＡＴＭルータ）１−１１は、セル損失優先制御ビットＣＬＰを転送データの属性に応じて設定する。 - 特許庁

The control circuit 104 stops applying a voltage to the bit line 4 and the word line 3 based on the result of detection by the detecting circuit 40.例文帳に追加

制御回路１０４は、検知回路４０の検知結果に基づいてビット線４及びワード線３に対する電圧印加を停止する。 - 特許庁

A transmitter side image encoding section 1 applies encoding control to an image on the basis of a target bit rate 6 fed back from a receiver side.例文帳に追加

送信側の画像符号化部１は、受信側からフイードバックされてきた目標ビットレート６に基づいて、画像符号化制御をする。 - 特許庁

At the time, a data control circuit outputs all data read to the bit line from the memory cell and amplified by the sense amplifier are outputted to the outside.例文帳に追加

この際、データ制御回路は、メモリセルからビット線に読み出されセンスアンプで増幅された全てのデータを外部に出力する。 - 特許庁

To realize an optical receive with a waveform equalization function that is operated even at a high bit rate and to realize a waveform equalization optical reception control method.例文帳に追加

高ビットレイトでも動作する波形等化機能を有する光受信器および波形等化光受信制御方法を提供する。 - 特許庁

Also, bit lines BL, /BL are charged to the power source potential VDD by a timing control circuit 60, after that, the word line WL is driven.例文帳に追加

また、タイミング制御回路６０によってビット線ＢＬ，／ＢＬを電源電位ＶＤＤに充電し，その後ワード線ＷＬを駆動する。 - 特許庁

The control section 13 informs a communication opposite terminal about the propriety of increase in the channels decided above by transmitting an increase propriety bit to the opposite terminal.例文帳に追加

制御部１３は、上記判定したチャネル増加の可否を、増加可否ビットを送信することで通信相手端末へと通知する。 - 特許庁

The transcoder outputs the bit rate of an inputted stream after converting it by the instruction from the congestion control unit (b) of the radio base station (a).例文帳に追加

トランスコーダは、無線基地局ａの輻輳制御部ｂからの指示により、入力されるストリームのビットレートを変換して出力する。 - 特許庁