「Control Bit」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

Further, a graphic chip 13 is connected with the interface control device, the graphic control device, and the bit stream decoder, and selects the pixel graphic data received from them, and supplies the data to a display 3.例文帳に追加

さらに、グラフィックチップ１３は、インタフェース制御装置、グラフィック制御装置及びビットストリームデコーダに接続され、これらから受け取られるピクセルグラフィックデータを選択し、ディスプレー３に供給する。 - 特許庁

Transmission adaptive control by the transmission adaptive control means regards throughput maximization or throughput maximization under a constraint relating to an error bit rate as an objective function.例文帳に追加

前記送信適応制御手段による送信適応制御がスループット最大化もしくはビット誤り率に関する拘束条件下でのスループット最大化を目的関数とするものである。 - 特許庁

By control of a control part 914, received data of P/2 bit read, which is read first of the P parallel bits is once stored in a register 912 at the first initial time of two times.例文帳に追加

制御部９１４の制御によって、2時刻のうちの最初の1時刻目に、Pパラレルビットのうち先に読み出されたP/2のビットの受信データがレジスタ９１２に一旦格納される。 - 特許庁

The BER measurement/control unit 11 compares selected control data with bit pattern data for BER measurement read out of an EEPROM 12 to perform BER measurement.例文帳に追加

ＢＥＲ測定／制御部１１は、選択された方の制御データに対して、ＥＥＰＲＯＭ１２から読み出されたＢＥＲ測定用ビットパターンデータと比較してＢＥＲ測定を行う。 - 特許庁

Namely, the output control circuit 9 enables the D.I/F circuit 9 when the 1st bit of the output control information is '0' to output a digital signal and inhibited when '1' from outputting it.例文帳に追加

すなわち、出力制御回路９は、アウトプットコントロール情報の第１ビットが“０”のときはＤ.Ｉ／Ｆ回路７をイネーブルとし、ディジタル信号を出力させ、“1”のときは出力を禁止させる。 - 特許庁

The encoding parameter control circuit selects a control parameter according to the bit rate from a table on which a plurality of control parameters to control the operation of the CELP encoding circuit on the basis of the calculated frame length are written, and outputs it to the CELP encoding circuit.例文帳に追加

符号化パラメータ制御回路は算出したフレーム長に基づいてＣＥＬＰ符号化回路の動作を制御する制御パラメータが複数記載されたテーブルの中からビットレートに応じて制御パラメータを選択し、ＣＥＬＰ符号化回路に出力する。 - 特許庁

The control data is input to a BER measurement/control unit 11 which measures a direct bit error rate, and control data after error correction by an FEC unit 5e which performs forward error correction processing is also input to the BER measurement/control unit 11.例文帳に追加

制御データは、直接ビット誤り率の測定を行うＢＥＲ測定／制御部１１に入力されると共に、前方エラー訂正処理を行うＦＥＣ部５ｅによりエラー訂正された後の制御データもＢＥＲ測定／制御部１１に入力される。 - 特許庁

The coding parameter control circuit selects a control parameter according to a bit rate from a table on which a plurality of control parameters to control the operation of the CELP encoding circuit on the basis of the calculated frame length are written, and outputs it to the CELP encoding circuit.例文帳に追加

符号化パラメータ制御回路は算出したフレーム長に基づいてＣＥＬＰ符号化回路の動作を制御する制御パラメータが複数記載されたテーブルの中からビットレートに応じて制御パラメータを選択し、ＣＥＬＰ符号化回路に出力する。 - 特許庁

To provide an integrated circuit for printer (memory control ASIC) compatible with an integrated circuit for I/O of a type transmitting a command including no bit with unfixed value as well as with an integrated circuit for I/O (I/O control ASIC) of a type transmitting command including a bit with unfixed value.例文帳に追加

値が不定なビットを含まないコマンドを送信するタイプのＩＯ用集積回路，値が不定なビットを含むコマンドを送信するタイプのＩＯ用集積回路（ＩＯ制御ＡＳＩＣ）とも組み合わせることが出来る印刷装置用集積回路（メモリ制御ＡＳＩＣ）を、提供する。 - 特許庁

A rounding processing and selective output means 43 rounds the 40-bit data to 16 bits in the case that the control signal round (Round) from the outside is '1' and outputs the rounded data to the position of the addend in the 40-bit register 1 indicated by the control signal position.例文帳に追加

丸め処理及び選択出力手段４３は外部からの制御信号Ｒｏｕｎｄが“１”の場合に４０ビットデータを１６ビットに丸め、制御信号Ｐｏｓｉｔｉｏｎが示す４０ビットレジスタ１における加数の位置に丸め処理したデータを出力する。 - 特許庁

The information bit storage memory 121 reads bits according to the parity check matrix of an LDPC code out of each bit of the stored input data D121 based on a control signal D125 supplied from a control signal generation section 124 and supplies the bits as information bits D122-1 to D122-7 to a computing unit 122.例文帳に追加

情報ビット格納メモリ１２１は、制御信号生成部１２４から供給される制御信号D125に基づいて、格納している入力データD121の各ビットのうちの、LDPC符号の検査行列にしたがったビットを読み出し、情報ビットD122-1乃至D122-7として、演算器１２２に供給する。 - 特許庁

A VFM-PP modulation part 12 modulates a data stream to which a DSV control bit is inserted by a DSV control bit decision and insertion part 11 according to the first inversion table to generate a data stream and outputs it to a NRZI part 13 for making NRZI (Non return to Zero inversion).例文帳に追加

ＶＦＭ−ＰＰ変調部１２は、ＤＳＶ制御ビット決定・挿入部１１によってＤＳＶ制御ビットが挿入されたデータ列を、第１の変換テーブルに従って変調して、符号列を生成し、ＮＲＺＩ化を行うＮＲＺＩ化部１３に出力する。 - 特許庁

The semiconductor device includes: a sense amplifier SA amplifying potential difference of global bit lines GBL1, GBL2; a plurality of hierarchical switches SW connected to the global bit lines GBL1, GBL2; memory mats MAT1, MAT2 including a plurality of local bit lines connected respectively to the global bit lines GBL1, GBL2 through the hierarchical switch SW; and a control circuit activating the hierarchical switch SW.例文帳に追加

グローバルビット線ＧＢＬ１，ＢＧＬ２の電位差を増幅するセンスアンプＳＡと、グローバルビット線ＧＢＬ１，ＢＧＬ２に接続された複数の階層スイッチＳＷと、階層スイッチＳＷを介してグローバルビット線ＧＢＬ１，ＧＢＬ２にそれぞれ接続される複数のローカルビット線を含むメモリマットＭＡＴ１，ＭＡＴ２と、階層スイッチＳＷを活性化させる制御回路と、を備える。 - 特許庁

A communication control unit 3 transmits a confirmation message constituted by a specified bit stream to a home electric appliance control unit 2 at an acquired communication rate value, and enters a reception waiting state of a reply message from the home electric appliance control unit 2 for a specified period of time.例文帳に追加

通信制御部３は、取得した通信レートの値で家電制御装置２に所定のビット列で構成される確認メッセージを送信し、所定時間、家電制御装置２からの返信メッセージの受信待機状態となる。 - 特許庁

A timing control circuit 110 being a group of the X control circuit, the Y control circuit, and the data bit supply circuit is provided along the X direction so as to face the sample-and-hold circuit 130 with the X address decoder 120 between them.例文帳に追加

Ｘ制御回路、Ｙ制御回路およびデータビット供給回路の一群であるタイミング制御回路１１０を、サンプル・ホールド回路１３０に対し、Ｘアドレスデコーダ１２０を挟んで対向するように、かつ、Ｘ方向に沿って設ける。 - 特許庁

Subsequently, the CPU 1 controls a platen control section 7 and a head control section 9 based on detection data from a sheet sensor control section 11 to print the bit map image data developed into the print area of the RAM 3 onto a predetermined print sheet.例文帳に追加

次に、ＣＰＵ１は、用紙センサ制御部１１からの検出データに基づいてプラテン制御部７およびヘッド制御部９を制御し、ＲＡＭ３の印字エリアに展開されたビットマップイメージデータを所定の印字用紙に印字する。 - 特許庁

To provide a memory control device that can smoothly read out data under a condition that a plurality of chip sets of different bit configurations are mixed.例文帳に追加

ビット構成の異なる複数のチップセットが混在する条件下で、円滑にデータを読み出すことができるメモリ制御装置を提供する。 - 特許庁

At the time of first emission, a corresponding LED emits light for a predetermined time (corresponding to thirty-two pulses of the control signal) if the significant 1-bit is '1'.例文帳に追加

第１回目の発光において、上位１ビットが「１」の場合、対応するＬＥＤを所定時間（制御信号の３２パルス分）発光させる。 - 特許庁

The shift amount control part 3 regulates the bit shift amount, when detecting the overflow in any of the plurality of butterfly computing parts 5a-5n.例文帳に追加

シフト量制御部３は、複数のバタフライ演算部５ａ〜５ｎのいずれかで桁あふれが検出された場合に、ビットシフト量を調整する。 - 特許庁

To construct code quantity control technology for converting picture data being the object of transmission into an MPEG-2I frame and to transmit it at a fixed bit rate.例文帳に追加

伝送対象の画像データをMPEG-2Ｉフレームに変換する上で、符号量制御技術を構築し、固定ビットレートで伝送できるようにする。 - 特許庁

In reading data, a control circuit 5 receives the pulse signal RD of one shot and reads (n) bits data RDEN <n:0> from the bit cells 2.例文帳に追加

データ読み出し時には、制御回路５は、１ショットのパルス信号ＲＤを受けて、ビットセル２からｎビットのデータＲＤＥＮ<n:0>を読み出す。 - 特許庁

The control section 13 reads a value of a bit rate of stream data stored in advance in a program area of a main memory 14 via the bus 17.例文帳に追加

制御部１３は、メインメモリ１４のプログラム領域に予め記憶されているストリームデータのビットレートの値を、バス１７を介して読み出す。 - 特許庁

It is determined whether the disc is a CD-DA or a data CD based on a second bit value in a control area of the sub-Q code (S44).例文帳に追加

該サブＱコードのコントロール領域の２番のビット値から該ディスクがＣＤ−ＤＡ及びデータＣＤのいずれであるかを判別する（Ｓ４４）。 - 特許庁

The CPU for put-out control externally outputs the number of prize balls signal regardless of the state of the error bit when the value of a put-out prize ball counter reaches 10.例文帳に追加

払出制御用CPUは、エラービットの状態によらずに、賞球払出個数カウンタの値が１０になると賞球個数信号を外部出力する。 - 特許庁

To propose a control method of a printing apparatus in which starting a real-time processing due to incorrect recognition is prevented when bit image data are received.例文帳に追加

ビットイメージデータの受信時に誤認識によりリアルタイム処理が起動することの無いようにした印刷装置の制御方法を提案すること。 - 特許庁

A current mirror circuit 2b in a column control circuit 2 limits a current flowing through the bit lines BL to a predetermined upper limit Icomp or less.例文帳に追加

カラム制御回路２中のカレントミラー回路２ｂは、ビット線ＢＬに流れる電流を所定の上限値Ｉｃｏｍｐ以下に制限する。 - 特許庁

The control circuit activates hierarchical switches SW in which distance from the sense amplifier SA along the global bit lines GBL1, GBL2 are equal each other.例文帳に追加

制御回路は、グローバルビット線ＧＢＬ１，ＧＢＬ２に沿ったセンスアンプＳＡからの距離が互いに等しい階層スイッチＳＷを活性化させる。 - 特許庁

The semiconductor device includes a memory cell 10, a bit line BL, a write circuit 11, a transfer control circuit 12, and a sense amplifier 13.例文帳に追加

本発明の半導体装置は、メモリセル１０、ビット線ＢＬ、書き込み回路１１、転送制御回路１２、センスアンプ１３を備えて構成される。 - 特許庁

A control history storage part stores the reciprocating delay time RTT immediately before the rise in bit rate rise trial in the past as history information.例文帳に追加

制御履歴記憶部は、過去のビットレート上昇試行時の上昇直前の往復遅延時間ＲＴＴを履歴情報として記憶する。 - 特許庁

Memory transistors MT have sources connected to the corresponding bit lines BL and have floating gates between control gates and conduction channels of drains and sources.例文帳に追加

メモリトランジスタＭＴは、ソースが対応するビットラインＢＬに接続され、コントロールゲートとドレインソース間の伝導チャネルとの間にフローティングゲートを有する。 - 特許庁

To reduce manufacturing fluctuation of an impurity diffusing regions formed in both sides of a control gate forming region in a 2-bit/cell memory element.例文帳に追加

２ビット／セルのメモリ素子において、コントロールゲート形成領域の両側に形成する不純物拡散領域の製造ばらつきを低減する。 - 特許庁

The stored data is taken out at a timing of the clock of the timing control part 6 according to whether or not the shift amount exceeds the predetermined limit processing bit.例文帳に追加

この保持されたデータは、シフト量が限界処理ビットを超えたか否かに応じたタイミング制御部６のクロックのタイミングにより取り出される。 - 特許庁

A first and a second memory transistor are included in a string part between the first and second bit-lines, and comprise the control gate and the storage node, respectively.例文帳に追加

第１及び第２メモリトランジスタは、第１及び第２ビットラインの間のストリング部分に含まれ、制御ゲート及びストレージノードをそれぞれ備える。 - 特許庁

The controller 3 compares the value of the upper bit of the digital voice signal Da with the value of mounting position information and generates an on/off control signal.例文帳に追加

制御部３は、デジタル音声信号Ｄａの上位ビットの値と実装位置情報の値とを比較してオンオフ制御信号を生成する。 - 特許庁

The semiconductor memory device is provided with a memory array, word lines, bit line pairs, a sense amplifier, a dummy cell row, an address control part and a timing generating circuit.例文帳に追加

本発明の半導体記憶装置は、メモリセルアレイ、ワード線、ビット線対、センスアンプ、ダミーセル列、アドレス制御部、タイミング発生回路を具備する。 - 特許庁

A control unit 12 obtains, from a video receiver 3, bit rate information at the time of starting the reproduction and the number of times of occurrences of operation instruction from the user.例文帳に追加

制御部１２は映像受信装置３から、再生開始時のビットレート情報やユーザからの操作指示の発生回数を取得する。 - 特許庁

An enable circuit 121 generates an enable signal EB on the basis of the 16th bit A15 of an address bus 140 and a signal value of a read-out control signal line 150.例文帳に追加

イネーブル回路１２１は、アドレスバス１４０の第１６ビットＡ15と、読出制御信号線１５０の信号値とから、イネーブル信号EBを生成する。 - 特許庁

To provide a moving image coding device capable of performing frame skip control to maintain target bit rate without spoiling smoothness of moving images.例文帳に追加

動画の滑らかさを損なわずに、目標ビットレートを維持するようなフレームスキップ制御を行うことができる動画像符号化装置を提供する。 - 特許庁

This semiconductor memory is provided with a plurality of memory cell array blocks, a bit line sense amplifier circuit, the local sense amplifier circuit and a control part.例文帳に追加

半導体メモリ装置は、複数のメモリセルアレイブロック、ビットラインセンス増幅回路、ローカルセンス増幅回路、データセンス増幅回路及び制御部を備える。 - 特許庁

The exclusive access control buffer has an address showing the position of a block within the shared memory in one entry and a bit showing the exclusive occupied state of the block.例文帳に追加

排他制御バッファは、１エントリに共有メモリ内のブロック位置を示すアドレスと、該ブロックの排他的占有状態を示すビットを有する。 - 特許庁

To control the feed speed of a core bit feeing device of a core drill device by a method so bar not being used, to attain a stabilized load of a driving motor.例文帳に追加

コアドリル装置のコアビット送り装置の速度の制御を、従来にない方法で行い、安定した駆動用モータの負荷を達成する。 - 特許庁

The control code /ZDT which requires a long time to be generated is processed at a post-circuit of a bit circuit P_ji, thereby accelerates the calculation speed.例文帳に追加

生成時間の遅い制御符号／ＺＤＴがビット回路Ｐ_ｊｉの後段回路で処理されるため、演算処理の高速化が図られる。 - 特許庁

A derivation part 18 measures a CIR (Carrier to Interference Power Ratio) from a received pilot signal to derive a DRC (Data Rate Control Bit) corresponding to the CIR as the measurement result.例文帳に追加

導出部１８は、受信したパイロット信号からＣＩＲを測定し、測定結果のＣＩＲに対応したＤＲＣを導出する。 - 特許庁

The semiconductor storage device includes a reset pulse-control circuit RSTCTL which applies a reset voltage Vreset to a selected bit line BL.例文帳に追加

半導体記憶装置は、選択ビット線ＢＬにリセット電圧Ｖｒｅｓｅｔを印加するリセットパルス制御回路ＲＳＴＣＴＬを備える。 - 特許庁

The radio base station is provided with a congestion control function (b) and instructs a transcoder (e) to convert the bit rate when the station is notified of the congestion from the terminal.例文帳に追加

無線基地局は輻輳制御機能ｂを備え、端末からの輻輳通知を受けた場合に、トランスコーダｅにビットレート変換を指示する。 - 特許庁