「Control Bit」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

This circuit is provided with a control section in which a trim bit selection signal is inputted, selection is performed by the trim bit selection signal, and which comprises a writable and erasable memory cell, and an output section outputting a high level signal or a low level signal from a trim bit signal output terminal in accordance with the state of the memory cell of the control section.例文帳に追加

トリムビット選択信号を入力され、トリムビット選択信号によって選択されて、書込み可能及び消去可能なメモリセルを含む制御部と、前記制御部の前記メモリセルの状態に応じてトリムビット信号出力端子からハイレベル信号又はローレベル信号を出力する出力部とを備えてなる。 - 特許庁

In addition, the wireless base station 100 also includes an identifying part 117 which identifies control information included in bit sequences, which is selected from control information included in the replicas, based on correlation values of bit sequences transmitted from the transmission source and correlation values of bit sequences retransmitted from the transmission source with retransmission of the physical data channel.例文帳に追加

また、無線基地局１００は、送信元から送信されたビット系列の相関値、及び物理データチャネルの再送に伴って送信元から再送されたビット系列の相関値に基づいて、レプリカに含まれる制御情報の中からビット系列に含まれる制御情報を同定する同定部１１７を備える。 - 特許庁

To provide a TS rate control apparatus capable of processing even a bit rate of an image with high image quality.例文帳に追加

この発明は、高画質のビットレートをも処理できるようになるＴＳレート制御装置を提供することを目的とする。 - 特許庁

A gate 36 controlled by a multiplexer control device 44 controls double use of bit lines depending on a selection mode.例文帳に追加

マルチプレクサ制御装置４４が制御するゲート３６は、選択モードに依存してヒット線の２重使用を制御する。 - 特許庁

Plural fail bit maps are associated with each layer, by a layer window displayed by a layer control part 86.例文帳に追加

レイヤ管理部８６によって表示されたレイヤウインドウによって、複数のフェイルビットマップと各レイヤとが関連付けられる。 - 特許庁

In the bit stream, the control information is specified by a sequence, a scene, a frame, an area in the frame, or other syntax levels.例文帳に追加

ビットストリームにおいて、制御情報は、シーケンス、シーン、フレーム、フレーム内の領域、または他のシンタックスレベルで指定される。 - 特許庁

To provide a practical image signal coding bit rate control method which can be effectively applied to a mobile communication terminal.例文帳に追加

移動通信端末機に効果的に適用できる実用的な映像信号符号化ビットレート制御方法を提供する。 - 特許庁

In the program incidental information, copy control information, bit rate information, a CAT (conditional access table), and PID of an EMM (entitlement management message) are described.例文帳に追加

番組付帯情報には、コピー制御情報、ビットレート情報や、ＣＡＴ、ＥＭＭのＰＩＤが記載されている。 - 特許庁

To back a bit line, a control gate, and a word gate with a metal line of low resistance while maintaining a minimum metal wiring pitch.例文帳に追加

ビット線、コントロールゲートおよびワードゲートに、最小金属配線ピッチを維持しながら低抵抗金属線を裏打ちする。 - 特許庁

LYSW 20_1 to 20_4 perform connection control between bit lines (BLT/BLB) and local I/O lines (LIO).例文帳に追加

ＬＹＳＷ２０_1〜２０_4は、ビット線（ＢＬＴ／ＢＬＢ）とローカルＩ／Ｏ線（ＬＩＯ）との間を接続制御を行っている。 - 特許庁

To reduce influences given to transmission bit rate when a color area is extracted from an image to control frequency components.例文帳に追加

画像から色領域を抽出して周波数成分を制御した際に、伝送ビットレートに与える影響を低減する。 - 特許庁

To transmit a plurality of control information respectively having different required qualities and bit numbers in an uplink with efficiency.例文帳に追加

所要品質及びビット数がそれぞれ異なる複数の制御情報を上りリンクで効率的に伝送すること。 - 特許庁

Memory cells M of (m×n) pieces are allocated to corresponding control lines CL and corresponding bit lines BL respectively.例文帳に追加

（ｍ×ｎ）個のメモリセルＭはそれぞれが対応する制御ラインＣＬおよび対応するビットラインＢＬに割り当てられている。 - 特許庁

An encoding control part 41 variable-length encodes replacing data to be replaced by the base data based on the local bit rate.例文帳に追加

符号化制御部４１は、その局所ビットレートに基づいて、下地データと置き換える置換データを可変長符号化する。 - 特許庁

Furthermore, the backing method can incorporate a bit diffusion selection transistor and/or a control gate line selection transistor.例文帳に追加

更に、この裏打ち方法は、ビット拡散選択トランジスタ及び／又はコントロールゲート線選択トランジスタを組み込むことができる。 - 特許庁

A TS signal with a bit rate of 8 Mbps is obtained by performing a specified signal processing by a reception control part RX-C 8.例文帳に追加

受信制御部ＲＸ−Ｃ８は、所定の信号処理を行って、ビットレート８ＭｂｐｓのＴＳ信号を得る。 - 特許庁

Meanwhile, in the high reliability mode, the error detection control circuit functions to generate an error detection code as an additional bit.例文帳に追加

一方、高信頼性モードでは、エラー検出制御回路が機能し、エラー検出コードを付加ビットとして生成する。 - 特許庁

The control section 13 calculates a size of an optimum FIFO buffer area on the basis of the value of the read bit rate and decides it.例文帳に追加

制御部１３は、読み出したビットレートの値に基づいて、最適なFIFOバッファ領域のサイズを演算し、決定する。 - 特許庁

The switches are controlled by control lines D0 to D5, and set by 6-bit registers known as trim resistors.例文帳に追加

スイッチは制御ラインＤ０からＤ５によって制御され、トリムレジスタとして既知である６ビットレジスタによって設定される。 - 特許庁

A control circuit controls potentials of the bit line and the word line according to input data and writes the data in the memory cell.例文帳に追加

制御回路は入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む。 - 特許庁

When the memory cell M can be accessed via the corresponding bit line BL when the corresponding control line CL is selected.例文帳に追加

メモリセルＭは、対応する制御ラインＣＬが選択されたとき、対応するビットラインＢＬを介してアクセス可能となる。 - 特許庁

The bus controller 11 changes the bus size according to the control signal and executes data transfer with the abnormal bit avoided.例文帳に追加

バス制御装置１１は、この制御信号に従ってバスサイズを変更し、異常ビットを回避したデータ転送を行う。 - 特許庁

A bit deviation measuring part 42 counts a clock and outputs its output to a data selecting part 47 as a control signal ct.例文帳に追加

ビットずれ測定部４２は、クロックをカウントし、その出力を制御信号ctとしてデータ選択部４７に出力する。 - 特許庁

Next, a recording control part 107 makes each section variable by a determined bit rate and records each section in a recording medium 102.例文帳に追加

つぎに、記録制御部１０７によって、決定されたビットレートで可変して各区間を記録媒体１０２に記録する。 - 特許庁

To provide a control method that controls transmission of each object included in a scene and reproduces a bit stream having the scene.例文帳に追加

シーン中に含まれる各オブジェクトの送信の制御を行うと共に、このシーンを有するビットストリームを再生すること。 - 特許庁

In a memory cell array 1, a plurality of control areas CA are formed in the direction orthogonal to the direction of extension of a bit line.例文帳に追加

メモリセルアレイ１は、ビット線の延びる方向と直交する方向に複数の制御領域ＣＡを形成する。 - 特許庁

FOUR BIT PREFETCH TYPE FCRAM HAVING IMPROVED CONTROL CIRCUIT FOR RECORDING DATA AND DATA MASKING METHOD FOR THE SAME例文帳に追加

改善されたデータ書き込み制御回路を有する４ビットプリフェッチ方式ＦＣＲＡＭ及びこれに対するデータマスキング方法 - 特許庁

After that, equalizing control is performed such that equalizing voltage continues to be connected to adjacent bit lines, even during a sensing period.例文帳に追加

その後、センシングを行う期間中においても隣接ビット線にはイコライズ電圧を接続し続けるイコライズ制御とする。 - 特許庁

An encoding amount control circuit 16 assigns the number of bits for each picture at the time of recoding using that average bit rate.例文帳に追加

その平均ビットレートを符号量制御回路１６が用いて、再符号化時のピクチャ毎のビット数を割り与える。 - 特許庁

The port control circuit deactivates the reading processing and latches the data that correspond to the potential level of the selected second bit line.例文帳に追加

ポート制御回路は、読み出し処理を非活性化し、当該選択第２ビット線の電位レベルに応じたデータをラッチする。 - 特許庁

The rotation bit count of the shift register 2a can be modified with a selection signal configured by the control software D.例文帳に追加

シフトレジスタ２ａの回転ビット数は制御ソフトウエアＤにより設定した選択信号により変更可能としている。 - 特許庁

Perhaps you feel a bit like the sorcerer's apprentice you've woken up a power that you can't control.例文帳に追加

君は たぶん魔術師の見習いにでも なったような気分だろう 君は 自分がコントロールできない力を 目覚めさせたんだ - 映画・海外ドラマ英語字幕翻訳辞書

Flow control in bit-serial data transmission such as RS-232 can use either hardware or software handshaking. 例文帳に追加

RS-232などのビットシリアルデータ伝送におけるフロー制御は,ハードウェアハンドシェークまたはソフトウェアハンドシェークのいずれかを使うことができる． - コンピューター用語辞典

The electric fuse circuit includes a first nonvolatile memory cell connected to a first bit line, a second nonvolatile memory cell connected to a second bit line, a latch connected to the first bit line and the second bit line, and a bias current circuit supplying a bias current varied in response to a bias control signal during test operation to one of the first bit line and the second bit line through the latch.例文帳に追加

ここに提供される電気的なヒューズ回路は、第１ビットラインに接続された第１不揮発性メモリセルと、第２ビットラインに接続された第２不揮発性メモリセルと、前記第１ビットラインと前記第２ビットラインに接続されたラッチと、テスト動作の間のバイアス制御信号に応答して可変されるバイアス電流を前記ラッチを通じて前記第１ビットラインと前記第２ビットラインのうちのいずれか１つに供給するバイアス電流部とを含む。 - 特許庁

Then a variable power amplification control section 16 controls a variable power amplifier 27a on the basis of the transmission power control bit and the transmission power control width to apply variable control to the transmission power outputted from an antenna 11.例文帳に追加

そして、可変電力増幅制御部１６は送信電力制御ビット及び送信電力制御幅に基づいて可変電力増幅器２７ａを制御し、アンテナ１１より出力する送信電力を可変制御する。 - 特許庁

To control selection of a data bus, to connect a data flow and to attain the reconnection without changing the control logic by giving the input control to a multi-bit/multi-bus selector via an input data bus and generating an output data bus signal, a data effective signal and an orthogonal check signal.例文帳に追加

データ経路選択を制御し、データフローを接続し、制御論理に変更を加えることなく再接続することを可能にするための多ビット多重バス・セレクタ論理を提供する。 - 特許庁

A specific rule conversion pattern processing control part 54 detects whether a DSV control bit is included in the second data pattern or not and controls conversion processing to the second code pattern so as to surely perform DSV control.例文帳に追加

特定規則変換パターン処理制御部54は、第２のデータパターン内に、DSV制御ビットが含まれているかを検出し、確実にDSV制御ができるように、第２の符号パターンへの変換処理を制御する。 - 特許庁

A switch for controlling the connection of a pair of bit lines and an input/output control circuit is provided at also an input/output control circuit CKT33 connected to only one group of pair of bit lines provided between a Y decoder YD and a memory array MA3.例文帳に追加

ＹデコーダＹＤとメモリアレイＭＡ３間に設けられた一組のビット線対のみに接続されている入出力制御回路ＣＫＴ３３にも、前記ビット線対と前記入出力制御回路との接続を制御するためのスイッチを設ける。 - 特許庁

Also, in the DC control bit, arithmetic processing of the stored data of the specific UCD and the additional data, for example, exclusive OR or exclusive NOR is performed, and the result of arithmetic operation is set to the DC control bit storing frame corresponding to the specific UCD.例文帳に追加

また、特定ＵＣＤの格納データと、付加データとの演算処理、例えば排他的論理和あるいは排他的否定論理和を実行して、演算結果を特定ＵＣＤ対応ＤＣ制御ビット格納フレームに設定するＤＣ制御ビットとする。 - 特許庁

The DC control bit determination circuit 11 decides the value of the DC control bit in consideration of not only a DSV value calculated from the data not recorded yet in the optical disk 100 but also the distortion amount of the waveform of the signal reproduced from the optical disk 100.例文帳に追加

当該ＤＣ制御ビット決定回路１１は、光ディスク１００への記録前のデータから算出したＤＳＶ値だけでなく、光ディスク１００から再生した信号の波形の歪み量とを考慮して、ＤＣ制御ビットの値を決定する。 - 特許庁

A first wiring BLCRL is extended along a direction which intersects the plurality of the first bit lines SABL to transmit a control potential applied to a second bit line(s) not selected among a plurality of the second bit lines BL connected to a plurality of memory cells formed on the semiconductor substrate.例文帳に追加

第１配線BLCRLは、複数の第１ビット線と交わる方向に沿って延び、半導体基板上に形成された複数のメモリセルと接続された複数の第２ビット線BLのうちの非選択の第２ビット線に印加される制御電位を伝送する。 - 特許庁

A switch control circuit SCNT receives shift signals SFT which change into random values, generates next bit numbers by performing calculations of values indicated by the bit numbers and the shift signals SFT and sequentially outputs the generated bit numbers as selection signals SEL.例文帳に追加

スイッチ制御回路ＳＣＮＴは、ランダムな値に変化するシフト信号ＳＦＴを受け、ビット番号とシフト信号ＳＦＴが示す値とを演算することで次のビット番号を生成し、生成したビット番号を選択信号ＳＥＬとして順次出力する。 - 特許庁

A start control unit 22 acquires bit designation information 13 designating one of the bits in the operation determination map 23 from an apparatus loading unit 10a, and reads out operation propriety information set in the bit of the operation determination map 23 designated by the bit designation information 13.例文帳に追加

起動制御部２２は、動作判定マップ２３内のビットのうちの１つを指定するビット指定情報１３を機器搭載部１０ａから取得し、ビット指定情報１３が指定する動作判定マップ２３内のビットに設定された動作可否情報を読み出す。 - 特許庁

Based on information 14 about a generated bit amount outputted from a compressing/encoding unit 1, a generated bit amount control unit 2 calculates a parameter 21 for determining the generated bit amount, which is to be used at the time of subsequent compression and encoding by the compressing/encoding unit 1.例文帳に追加

発生ビット量制御部２は圧縮符号化部１から出力される発生ビット量に関する情報１４に基づいて、次に圧縮符号化部１が圧縮符号化する際に用いる発生ビット量を規定するパラメータ２１を算出する。 - 特許庁

The semiconductor device includes: first and second bit lines; a transistor in which one end is connected to the first bit line and another end is connected to the second bit line; and a substrate bias control circuit supplying first substrate bias voltage or second substrate bias voltage to the transistor.例文帳に追加

第１及び第２のビット線と、第１のビット線に一端が接続され第２のビット線に他端が接続されたトランジスタと、上記トランジスタに第１の基板バイアス電圧又は第２の基板バイアス電圧を供給する基板バイアス制御回路と、を備える。 - 特許庁