「Control Bit」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The PC1 is provided with a print data generation part 11b for generating print control data from document data received from an application and a bit map data generation part 11c for generating bit map data by using the generated print control data.例文帳に追加

ＰＣ１は、アプリケーションから受信した文書データから印刷制御データを生成するプリントデータ生成部１１ｂと、生成された印刷制御データを用いてビットマップデータを生成するビットマップデータ生成部１１ｃとを有する。 - 特許庁

The control unit period is corrected, an input average bit rate Sn in each control unit period is obtained, and a quantization step value of the output stream is calculated by using information on the input stream including the input average bit rate Sn.例文帳に追加

制御単位期間を補正した上で、各制御単位期間の入力平均ビットレートＳｎを求め、入力平均ビットレートＳｎを含む入力ストリームの情報を用いて、出力ストリームの量子化ステップ値を算出する。 - 特許庁

When successful bit information to itself is received from the superordinate auction control device 10 in the subordinate auction control device 20, the successful bit is reported to the tender device 30 specified by the tender device identifier.例文帳に追加

また、下位競売制御装置２０では、上位競売制御装置１０からの自己に対する落札情報が受信されると、応札装置識別子により特定される応札装置３０に対して、落札できたことが報知される。 - 特許庁

The control unit term is corrected, an input average bit rate Sn of each control unit term is then determined and while using information of the input stream including the input average bit rate Sn, a quantization step value of an output stream is calculated.例文帳に追加

制御単位期間を補正した上で、各制御単位期間の入力平均ビットレートＳｎを求め、入力平均ビットレートＳｎを含む入力ストリームの情報を用いて、出力ストリームの量子化ステップ値を算出する。 - 特許庁

The delay time of the variable delay line is changed according to the value of the first control bit, and the charge up and discharge drive powers of the clock output buffer are changed independently according to the value of the second control bit.例文帳に追加

可変ディレイラインは、第１のコントロールビットの値に応じて、その遅延時間が変更され、クロック出力バッファは、第２のコントロールビットの値に応じて、そのチャージアップおよびディスチャージのドライブ能力が各々独立に変更される。 - 特許庁

When a control command is transferred from a corresponding register, the control command is shifted by 1 bit by I/O clock to transfer to the voice control board 70, lamp control board 35, display control board 80, and prize ball lending board 37.例文帳に追加

シフトレジスタは、対応するレジスタから制御コマンドが転送されると、制御コマンドをＩ／Ｏクロックによって１ビットずつシフトし、音声制御基板７０、ランプ制御基板３５、表示制御基板８０および賞球玉貸基板３７に転送する。 - 特許庁

To reduce the load on a bus transfer required for a processor to acquire a semaphore bit concerning exclusive control, for which the semaphore bit is used, in a multiprocessor system for accessing shared resources.例文帳に追加

共有資源にアクセスするマルチプロセッサシステムにおけるセマフォビットを用いた排他制御に係り、プロセッサによるセマフォビットの獲得にかかるバス転送の負荷を軽減することを課題とする。 - 特許庁

An FFT computation circuit 1 is provided with a bit quantity control circuit 8 for controlling the bit quantity of arithmetic data, while referring to the butterfly computation result stored in a work memory 7.例文帳に追加

ＦＦＴ演算回路１は、ワークメモリ７内に格納されているバタフライ演算結果を参照して、演算データのビット量を制御するビット量制御回路８を備えている。 - 特許庁

An input I/F 12 outputs control data, which are used to detect the standard of a bit stream BS on the basis of data set to the header of each frame of the bit stream BS, to a processor 13.例文帳に追加

入力Ｉ／Ｆ１２はビットストリームＢＳの各フレームのヘッダにセットされたデータに基づいてＢＳの規格を検出するための制御データをプロセッサ１３へ出力する。 - 特許庁

To enhance a speed increase of a modulation process including a DSV calculation for the purpose of corresponding to a high speed recording in a code modulation system having a DSV control bit and connection bit, and a connection regulation.例文帳に追加

DSV制御ビットと連結ビット、及び連結規則をもつ符号変調方式において、高速記録に対応するため、DSV計算を含んだ変調処理を高速化することを目的とする。 - 特許庁

Under a situation that a BER (Bit Error Ratio) is worsened, the radio base stations 1-1 and 1-2 and the mobile station 2 perform transmit power control if the TPC bit takes a same value continuously.例文帳に追加

無線基地局１−１，１−２及び移動機２はＢＥＲが悪くなった状況で、ＴＰＣビットが連続して同じ値を示した時に送信電力の制御を行う。 - 特許庁

The write module 42 receives write control data Z to save predetermined bit data in the nonprogrammed OTP memory cell of the OTP memory line 431 corresponding to the enabled bit.例文帳に追加

書き込みモジュール４２は書き込み制御データＺを受信し、イネーブルとされたビットに対応するＯＴＰメモリ行４３１のプログラムされていないＯＴＰメモリセルに所定のビットデータを保存する。 - 特許庁

A level control part 12 controls the level of the multi-bit digital signal DM outputted from the converting part 7 not to exceed a full bit according to the level detected by the level detecting part 10.例文帳に追加

レベル制御部１２は、レベル検出部１０にて検出されたレベルに応じて変換部７から出力されるマルチビットデジタル信号Ｄ_Mのレベルがフルビットを越えないように制御する。 - 特許庁

Among the multiplexer groups having n stages, a multiplexer group in an mth stage, where the mth bit from the least significant bit in the cache index is used as a control signal, has 2^m-1 multiplex circuits.例文帳に追加

ｎ段のマルチプレクサ群のうち、キャッシュインデックスのうち最下位からｍビット目を制御信号として用いるｍ段目のマルチプレクサ群は、２の（ｍ−１）乗個のマルチプレクス回路を有する。 - 特許庁

A recording control part 25 sequentially records the stream data at each processing unit part to the recording medium 31 in each bit rate which is variably set at each processing unit part by the bit-rate setting part 24.例文帳に追加

記録制御部２５は、ビットレート設定部２４により処理単位部分毎に可変設定される各ビットレートで、ストリームデータを処理単位部分毎に記録媒体３１に順次記録させる。 - 特許庁

The time dispersion control circuit 103 outputs the 14-bit data output from the secondary PLL circuit 102 by temporally dispersing to 10-bit data by dividing them multiple times.例文帳に追加

時間分散制御回路１０３は、２次ＰＬＬ回路１０２から出力された１４ビットのデータを１０ビットのデータに時間的に分散して複数回に分けて出力する。 - 特許庁

Each data group includes a data block and a control/status bit including at least one error status bit with a status indicating presence/non-presence of at least one type of data block error.例文帳に追加

各データ群は、データブロックと、少なくとも１つのタイプのデータブロック誤りの存否を示す状態を有する少なくとも１ビットの誤りステータスビットを含んだ制御／ステータスビットとを含む。 - 特許庁

A control part 1 compares the sample bit map font 7 with the whole or a part of the evaluation target bit map font 8 in the same reduction scale, and expresses numerically the ratio of coincident bits and outputs it.例文帳に追加

制御部１は、見本ビットマップフォントと評価対象ビットマップフォントの全体または一部分を、同一縮尺で比較して、一致したビットの割合を数値化して出力する。 - 特許庁

To appropriately control the generated code amount of an output stream toward a target bit rate while balancing fixing a bit rate and maintaining an image quality with each other.例文帳に追加

ビットレートの一定化という目的と、画質の維持という目的のバランスをとりながら、出力ストリームの発生符号量を目標ビットレートに向けて適正に制御することを課題とする。 - 特許庁

An ink cartridge is constituted of an LSI chip (P chip) equipped with an OTP circuit which is added to record the ink remaining amount data and a memory control circuit having a function to reset the bit for an OPT to "0" by the unit of 1 bit.例文帳に追加

インク残量データを記録するために付加したOTP回路を備えるLSIチップ（Pチップ）とOPTを１ビット単位でビットを“０”にリセットする機能を有するメモリ制御回路より構成される。 - 特許庁

Consequently, the peak bit rate can be suppressed through simple control from the outside of an encoding block 20 and the encoded data can be output at a bit rate conforming to a regulation.例文帳に追加

したがって、符号化ブロック２０の外部から簡単な制御によってピークビットレートを抑制することができ、規格に準拠したビットレートで符号化データを出力することができる。 - 特許庁

A signal switch 150 generates a bit stream Sca for digital broadcasting by selectively outputting the two kinds of bit streams Sc1 and Sc2 in accordance with the advertisement selection control signal Ccm.例文帳に追加

信号切換器１５０は、上記２種類のビットストリームＳc1とＳc2とを広告選択制御信号に応じて選択して出力することで、デジタル放送用ビットストリームＳcaを生成する。 - 特許庁

ISO 8859 is a series of 15 8-bit character sets all of which have US ASCII in their low (7-bit) half, invisible control characters in positions 128 to 159, and 96 fixed-width graphics in positions 160-255. 例文帳に追加

ISO 8859 は 15 組の一連の 8 ビット文字集合である。 それらは全て下位 (7 ビット) に US ASCII を含み、 128 から 159 には制御文字が配置され、160 から 255 には 96 個の固定幅図形文字が配置されている。 - JM

A write timing control apparatus 118 reads the bit stream including the encoded data from the temporary storage device 117 only during processing of the in-frame encoding and records the bit stream to a disk medium 115.例文帳に追加

書き込みタイミング制御装置１１８は、フレーム内符号化の処理中にのみ一時記憶装置１１７より符号化データを含むビットストリーム読み出してディスクメディア１１５に記録する。 - 特許庁

When the control gate electrodes 4a are formed, the conductive film 4 is left over the bit line contact region 20 and the bit line diffusion layers 2 on both sides thereof.例文帳に追加

コントロールゲート電極４ａを形成する時に、ビット線コンタクト領域２０の上及びその両側のビット線拡散層２の上にまたがるように導電膜４を残存させる。 - 特許庁

The resampling circuit 100 generates ≥1 bit streams having different sample rates from the input bit stream having the fixed sample rate without using VCXO or an analog control loop.例文帳に追加

リサンプリング回路１００では、ＶＣＸＯまたはアナログ制御ループを用いることなく、固定サンプルレートをもつ入力ビットストリームから、異なったサンプルレートをもつ１以上のビットストリームを発生する。 - 特許庁

A video signal Sv transformed into a binary code having the prescribed number of bits by an A/D converter 4 is plurally divided between the most significant bit and the least significant bit in a control part 3.例文帳に追加

Ａ／Ｄコンバータ４で所定のビット数を有するバイナリコードに変換された映像信号Ｓv は、制御部３において最上位ビットと最下位ビットの間で複数に分割される。 - 特許庁

When the CPU gains access to a peripheral device connected to the high order 16-bit side of the data bus, the state of each buffer is on-off controlled according to a bus control signal, to thereby replace the high order 16-bit side of the input/output data with the low order 16-bit side thereof.例文帳に追加

ＣＰＵがデータバスの上位１６ビット側に接続された周辺デバイスにアクセスするとき、バス制御信号により各バッファの状態をオンオフ制御し、入出力データの上位１６ビット側と下位１６ビット側とを入れ換える。 - 特許庁

When receiving desired communication data comprising a binary bit string via a bus line 142 from a main CPU 20 at first, a light emission control CPU 14 divides the received bit string by 3 bits each from the start bit (S1).例文帳に追加

まず、発光制御ＣＰＵ１４が、メインＣＰＵ２０からバスライン１４２を介して２進数のビット列からなる所望の通信データを受け取ると、発光制御ＣＰＵ１４は、受け取ったビット列を開始ビットから３ビットごとに分割する（Ｓ１）。 - 特許庁

The clock interruption control part 136 outputs only CLKA when 8 bit mode is designated; outputs CLKA and CLKB when 12 bit mode is designated; outputs CLKA, CLKB, and CLKC when 16 bit mode is designated.例文帳に追加

クロック遮断制御部１３６は、８ビットモードの指定がなされればＣＬＫＡのみを出力し、１２ビットモードの指定がなされればＣＬＫＡ及びＣＬＫＢを出力し、１６ビットモードの指定がなされればＣＬＫＡ、ＣＬＫＢ及びＣＬＫＣを出力する。 - 特許庁

The insertion of a TPC(Transmission Power Control) bit to an outgoing transmission signal having conventionally been made by a transmission signal generating section 2 is changed such that the TPC bit is sent to a transmission signal demultiplexer section 4, which inserts the TPC bit.例文帳に追加

従来、ＴＰＣビットの下り送信信号への挿入を送信信号生成部２で行っていたのを、送信信号分離部４へ当該ＴＰＣビットを送って、この送信信号分離部４でＴＰＣビットの挿入を行うよう構成する。 - 特許庁

When data, having the bit quantity with the possibility of overflow in the butterfly computation are less than the fixed number, the bit quantity control circuit 8 chips the MSB bits of the relevant data having the bit quantity with the possibility of an overflow.例文帳に追加

また、ビット量制御回路８は、バタフライ演算をするとオーバーフローする可能性があるビット量を有するデータの数が一定数より少ない場合には、当該オーバーフローする可能性があるビット量を有するデータのＭＳＢ側のビットをクリップする。 - 特許庁

If a continuous SC decision unit 40 determines that continuous SC occurs, a target bit amount increasing amount calculation unit 50 reduces a generating bit amount gradually at an image compression encoding unit 20 for carrying out encode under variable bit rate (VBR) control.例文帳に追加

連続ＳＣ判定部４０が連続してＳＣが発生したと判断したとき、目標ビット量増加量演算部５０が、可変ビットレート（ＶＢＲ）制御で符号化する画像圧縮符号化部２０における発生ビット量を徐々に減少させる。 - 特許庁

Two or more kinds of content to be switched by the signal switch bit are associated with the power generation control information included in the communication frame, and the power generation voltage-exciting current control circuit 206 performs power generation control based on power generation control information having a content predetermined by the signal switch bit.例文帳に追加

通信フレームに含まれる発電制御情報には、信号切替えｂｉｔによって切り替えられる２種類以上の内容が対応付けられており、発電電圧・励磁電流制御回路２０６は、信号切替えｂｉｔによって内容が特定された発電制御情報に基づいて発電制御を行う。 - 特許庁

To suppress certainly and effectively the braking oscillation with an oscillation control pressing amount in the optimum phase difference in the specific wheel speed range by determining the optimum phase difference of the oscillation control pressing amount to the braking oscillation through an interim oscillation control of changing bit by bit the phase of the oscillation control pressing amount when the vehicle speed does not lie in the specific wheel speed range.例文帳に追加

車速が特定の車速域にないときに制振押圧量の位相を順次変更する暫定的な制振によりブレーキ振動に対する制振押圧量の最適の位相差を求め、特定の車速域に於いて最適の位相差の制振押圧量にてブレーキ振動を効果的に且つ確実に制振抑制する。 - 特許庁

A processing to be performed by a control part is simplified since the control part is made to read an instruction and to directly transmit on/off information of each bit to constitute micro-codes to be included in the instruction to registers 25, 28, 29 and a data memory 8 allocated to each bit through control lines L1 to L5 and to control them.例文帳に追加

制御部が、命令を読み込み、この命令に含まれるマイクロコードを構成する各ビットのオン／オフ情報を、制御線Ｌ１〜Ｌ５を介して各ビットに割り当てられたレジスタ２５，２８，２９やデータ・メモリ８に直接伝達して、これらを制御するようにしたので、制御部の行う処理を簡略化することができる。 - 特許庁

A main control unit 140 provided with 8-bit data processing capacity is connected to a special pattern control unit 160 provided with 32-bit data processing capacity via a port circuit 174, a harness 171, and a port circuit 164, and one-way parallel data communication is carried out from the main control unit 140 to the special pattern control unit 160.例文帳に追加

８ビットのデータ処理容量を備えた主制御部１４０は、ポート回路１７４、ハーネス１７１、ポート回路１６４を介して、３２ビットのデータ処理容量を備えた特別図柄制御部１６０と接続され、主制御部１４０から特別図柄制御部１６０への片方向でのパラレルなデータ通信が行われる。 - 特許庁

A bit selection number detection means 100 detects a noise component included in a vicinity difference signal D of an image input signal X, selects a proper local bit number M extracted from the vicinity difference signal D and outputs a bit selection control signal to a difference signal local bit extract means 200.例文帳に追加

ビット選定数検出手段１００は、画像入力信号Ｘの近傍差分信号Ｄに含まれるノイズ成分を検出し、近傍差分信号Ｄから抽出する適当な局所ビット数Ｍを選定し、ビット選定制御信号を差分信号局所ビット抽出手段２００へ出力する。 - 特許庁

A remote control signal generated by combining an 8-bit first data code with command data written therein with an 8-bit second data code is used; an identification code (expansion code) is written in a second-half 4-bit bit string of the second data code; and the operation of a process corresponding to the first data code can be controlled in accordance with the identification code.例文帳に追加

コマンドデータが書き込まれた８ビットの第１データコードと、８ビットの第２データコードとが結合されたリモコン信号が用いられるが、第２データコードの後半４ビットのビット列には識別コード（拡張コード）が書き込まれており、識別コードに応じて第１データコードに対応する処理の動作を制御可能となっている。 - 特許庁

The data storage device having a memory cell connected between a plate line and a bit line is provided with a control circuit for setting the bit line to a first potential, and returning the potential of the bit line to the first potential during a period when the potential of the bit line is increased during the period when the potential of the plate line changes from a first potential to a second potential.例文帳に追加

プレート線とビット線との間に接続されたメモリセルを有するデータ記憶装置であって、ビット線を第１電位に設定し、プレート線の電位が第１電位から第２電位へ遷移する期間にビット線の電位が上昇すると、期間においてビット線の電位を第1電位に戻す制御回路を有する。 - 特許庁

The separation circuit 6 is disposed between the PMOS sense circuit 1 and the NMOS sense circuit 2, includes the Nch MOS transistors NT 1 and NT 2, and performs connection/separation between the bit line BL and the local bit line LBL and between the bit line/BL and the local bit line/LBL based on a control signal Φt.例文帳に追加

切り離し回路６は、ＰＭＯＳセンス回路１とＮＭＯＳセンス回路２の間に設けられ、Ｎｃｈ ＭＯＳトランジスタＮＴ１及びＮＴ２を有し、制御信号Φｔに基づいて、ビット線ＢＬとローカルビット線ＬＢＬの間、及びビット線／ＢＬとローカルビット線／ＬＢＬの間の接続或いは分離を行う。 - 特許庁

A bit map data generating section 2B provided in a control device 2 of the IC tester sequentially generates bit map data in accordance with progress of a predetermined address sequence, and further generates a bit map data file by inverting a logic value of the bit map data in accordance with the address obtained by the defect analysis memory retrieval section 3B.例文帳に追加

ＩＣ試験装置の制御装置２に設けられたビットマップデータ作成部２Ｂは、所定のアドレスシーケンスの進行に従ってビットマップデータを順次生成すると共に、不良解析メモリ検索部３Ｂにより取得されたアドレスに基づきビットマップデータの論理値を反転させてビットマップデータファイルを作成する。 - 特許庁

For example, a DRAM includes sense amplifier outside bit lines BL0T and BL0B connected to a memory cell, sense amplifier inside bit lines BIT and BIB connected to a sense amplifier, and a transfer gate which connects and separates BL0T and BL0B to and from BIT and BIB in accordance with a transfer gate control signal TG0.例文帳に追加

例えば、ＤＲＡＭにおいて、メモリセルに接続されるセンスアンプ外部ビット線ＢＬ０Ｔ，ＢＬ０Ｂと、センスアンプに接続されるセンスアンプ内部ビット線ＢＩＴ，ＢＩＢと、ＢＬ０Ｔ，ＢＬ０ＢとＢＩＴ，ＢＩＢとをトランスファーゲート制御信号ＴＧ０に応じて接続・分離するトランスファーゲートとを設ける。 - 特許庁

Meanwhile, when the bit rate BR1 is larger than the bit rate BR2, the control part 111 selects, so that the bit rate BR1 may be lower than the bit rate BR2, a compression system coped with by a receiving side to perform compression processing and supplies a compressed video signal to HDMI transmission part 102 as a video signal to be transmitted.例文帳に追加

一方、ビットレートＢＲ１がビットレートＢＲ２より大きいとき、制御部１１１は、ビットレートＢＲ１がビットレートＢＲ２より低くなるように、受信側で対応可能な圧縮方式を選択して圧縮処理を行って、圧縮映像信号を送信すべき映像信号としてＨＤＭＩ送信部１０２に供給する。 - 特許庁

Control by each terminal with a small bit rate fluctuation can be attained by deciding a probability of changing the bit rate of each terminal so that the averaged value of the bit rates of all the terminals of a communication system is a desired bit rate and the quality of real time communication such as audio and video can be enhanced.例文帳に追加

通信システムの全端末のビットレートを平均した値が所望のビットレートとなるように各端末のビットレートを変更する確率値を定めることにより、各端末においてビットレートの変動の少ない制御が可能となり、音声・画像などのリアルタイム通信の品質を向上させることができる。 - 特許庁