「Control Bit」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The upper-order 6-bit value "110,011" (L51) and a value L50 by subtracting 1 from L51 are used to carry out frame rate control in a proportion according to the lower-order 2-bit value "10".例文帳に追加

その上位６ビット”１１００１１”（Ｌ５１）と、これから１を減算したＬ５０とを用い、下位２ビット“１０”に応じた割合で、フレームレートコントロールを行う。 - 特許庁

The cache server device transmits the bit stream in which the bit stream received first is coupled with the control information received later to terminal equipment 203 or the like.例文帳に追加

キャッシュサーバ装置は、先に受信したビットストリームと後から受信した制御情報を結合したビットストリームを端末装置２０３等に送信する。 - 特許庁

A sense amplifier selecting circuit 1 outputs a pre-charge control signal PDLB performing the prescribed precharge of bit lines BLT1-BLTn, bit lines BLN1-BLNn connected respectively to these sense amplifiers SA1-SAn.例文帳に追加

センスアンプ選択回路1は、このセンスアンプSA1〜SAnに各々接続されるビット線BLT1〜BLTn,ビット線BLN1〜BLNnの所定のプリチャージを行うプリチャージ制御信号PDLBを出力する。 - 特許庁

The quantum box electrode of a control quantum bit element is coupled with that of the target quantum bit element via a box electrode coupling capacity (300).例文帳に追加

制御量子ビット素子の量子箱電極と標的量子ビット素子の量子箱電極とは、箱電極結合容量（３００）を介して結合されている。 - 特許庁

In a main bit line MBL2 side selected as a selection side, a transistor STr4 for selecting a sub-bit line is controlled to ON by a control line USG 3.例文帳に追加

選択側として選択される主ビット線ＭＢＬ２側では、制御線ＵＳＧ３により副ビット線選択用トランジスタＳＴｒ４をオンに制御する。 - 特許庁

After the bit stream Sc1 is stored in a bit stream storing section 164, the stream Sc1 is read out during a broadcasting period for advertising based on an advertisement selection control signal Ccm.例文帳に追加

このビットストリームＳc1は、ビットストリーム記憶部１６４に保存された後、広告選択制御信号Ｃcmに基づき広告放送期間に読み出される。 - 特許庁

To assign the bit length of a control ID for remote control of a node to be controlled, in consideration of the efficiency of an overall communication system.例文帳に追加

被制御ノードの遠隔制御のための制御ＩＤのビット長を通信システム全体の効率を考慮して割り当てる。 - 特許庁

A rate control part 1 for applying rate control to a quantizer Q of a high bit rate performs ordinary procedures, namely, processes of steps 1-3.例文帳に追加

高ビットレートの量子化器Ｑをレート制御するレート制御部１は、通常の手順、すなわちステップ１〜３の処理を行う。 - 特許庁

If the control bit is not set to "1", the processor keeps the data in the destination operand.例文帳に追加

制御ビットが「１」に設定されない場合、プロセッサはデスティネーションオペランド内のデータを保持する。 - 特許庁

To control a band by deciding an average bit rate even when the number of bits of packets is not constant.例文帳に追加

パケットのビット数が一定でなくても平均ビットレートを定めて帯域を制御できること。 - 特許庁

To operate a control signal of an input-output circuit at a high speed, in a memory of a large bit width.例文帳に追加

ビット幅の大きなメモリにおいて入出力回路の制御信号を高速に動作させる。 - 特許庁

To provide a semiconductor integrated circuit for display control, wherein a defective bit contained in a memory is redressed.例文帳に追加

表示制御用半導体集積回路において、メモリに含まれる欠陥ビットを救済する。 - 特許庁

A shifting unit 173 obtains a clock control volume, through a process of bit-shifting the multiplication value by the exponent.例文帳に追加

シフト部１７３は、乗算値をべき指数だけビットシフトさせてクロック制御量を求める。 - 特許庁

To variably control the bit width of a tag address of a cache function based on a hit rate of input data.例文帳に追加

入力データのヒット率に基づいてキャッシュ機能のタグアドレスのビット幅を可変に制御する。 - 特許庁

The control part 19 sets the equalizer 42 according to the read bit rate and genre.例文帳に追加

そして、制御部１９は、読み込んだビットレートおよびジャンルに基づいてイコライザ４２を設定する。 - 特許庁

Two instruction sets use the complete N-bit data passage in a processor core 2 to control the processing.例文帳に追加

２つの命令セットはプロセッサコア２内に完全なNビット・データ通路を用いて処理を制御する。 - 特許庁

At a selected memory macro, MEn=0 is input to a macro output control circuit 48 and an 8-bit output signal which is a direct selection of TDO(0-7) is output as an output signal DTDO(0-7) of the memory macro.例文帳に追加

半導体チップ１０内には、複数のメモリマクロ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄが配置される。 - 特許庁

BIT LENGTH CONVERTING CIRCUIT FOR FLOATING-POINT NUMBERS, AND VIBRATION CORRECTION CONTROL CIRCUIT USING THE SAME例文帳に追加

浮動小数点数のビット長変換回路およびそれを用いた振動補正制御回路 - 特許庁

A bit rate control scheme is mainly applied to the set value or the characteristic of the quantizer.例文帳に追加

ビットレート制御スキームは、主に量子化器の設定値又は特徴に対して適用される。 - 特許庁

A bus control section 8 identifies an access bit width of the slave for access based on an address map.例文帳に追加

バス制御部８は、アドレスマップに基づいて、アクセス対象のスレーブのアクセスビット幅を特定する。 - 特許庁

Bit slice processors usually consist of an ALU of 1, 2, 4 or 8 bits and control lines. 例文帳に追加

ビットスライスプロセッサは,通常,1,2,4,または8ビットの論理演算装置（ALU）と制御ラインで成り立っている． - コンピューター用語辞典

The bit line BL is provided with an additional capacity C1 through a capacity control switch Qn7.例文帳に追加

ビット線ＢＬには、容量制御スイッチＱｎ７を介して付加容量Ｃ１が設けられている。 - 特許庁

Two instruction sets use the complete N-bit data path in a processor core 2 to control the processing.例文帳に追加

２つの命令セットはプロセッサコア２内に完全なNビット・データ通路を用いて処理を制御する。 - 特許庁

The bit line control circuit BLC(1U,1) performs operation control on the first memory cell array when the first and second control signals are activated; the bit line control circuit BLC(1U,2) performs operation control on the second memory cell array when the first and third control signals are activated.例文帳に追加

ビット線制御回路ＢＬＣ（１Ｕ，１）は、第１及び第２の制御信号が活性化された場合に第１のメモリセルアレイに対する動作制御を行い、ビット線制御回路ＢＬＣ（１Ｕ，２）は、第１及び第３の制御信号が活性化された場合に第２のメモリセルアレイに対する動作制御を行う。 - 特許庁

The bit line sense amplifier drive control circuit or the bit line sense amplifier drive control method supplies the operating voltage to the first and second bit line sense amplifiers, by responding to a row address selection signal and temporarily interrupts the supply of the operating voltage to the second bit line sense amplifier, by responding to a column selection signal for selecting the column address of the first column block.例文帳に追加

ビットラインセンスアンプ駆動制御回路または方法はロウアドレス選択信号に応答して、第１及び第２ビットラインセンスアンプに動作電圧を供給し、第１カラムブロックのカラムアドレスを選択するカラム選択信号に応答して第２ビットラインセンスアンプに対する動作電圧供給を一時中断する。 - 特許庁

A zoom control section and a fade control section receive quantization coefficient information from a bit rate control section to obtain a bit rate from a video stream to control a moving speed of a lens of a camera section in a zooming state and an aperture speed of the lens in a fade state on the basis of the information.例文帳に追加

ビデオストリームからビットレートを求めるビットレート制御部からの量子化係数情報を、ズーム制御部やフェード制御部に入力し、これに基づき、ズーム時におけるカメラ部のレンズの移動速度やフェード時におけるレンズの絞り速度を制御する。 - 特許庁

The output resistance control trigger signal STRB is a signal which becomes "H" after the sufficient lapse of time from an output resistance control signal determination period determined by the pull-down bit control signals D0-D3 and the pull-up bit control signals U0-U3.例文帳に追加

上記した出力抵抗制御トリガ信号ＳＴＲＢは、プルダウンビット制御信号Ｄ０〜Ｄ３及びプルアップビット制御信号Ｕ０〜Ｕ３が決定する出力抵抗制御信号決定期間から十分経過したの後に“Ｈ”となる信号である。 - 特許庁

An overhead bit for preventing confusion with an error control sequence 113 and a flag sequence is eliminated from a transmission bit row 110 based on predetermined data transmission procedures, a start bit row 122 and a stop bit row 123 are added, and the data are transmitted between modulating and demodulating apparatuses.例文帳に追加

所定のデータ伝送手順に基づく伝送ビット列１１０から誤り制御シーケンス１１３やフラグシーケンスとの混同を防ぐための付加ビットを除去し、開始ビット列１２２、終了ビット列１２３を付加して変復調装置間を伝送する。 - 特許庁

An extended ECC circuit 14a of a system control section 14 has functions of replacing transfer data to other nodes 2-4 with data being '0' fixed value + ECC in the case of 1-bit error detection, 1-bit error correction, 2-bit error detection, 2-bit error correction by means of ECC.例文帳に追加

システム制御部１４の拡張ＥＣＣ回路１４ａはＥＣＣによる１ビットエラー検出、１ビットエラー訂正、２ビットエラー検出、及び２ビットエラー検出時に他のノード２〜４への転送データを“０”固定値＋ＥＣＣに置換える等の各機能を持つ。 - 特許庁

Bit deviation quantity is detected from output of the demultiplexer part 1-1 by a bit deviation quantity detecting part 1-2 and three-bit clock inversion signal for 1/2, 1/4, 1/8 of an SDH frequency divided clock signal is outputted by a bit deviation compensation control part 1-3.例文帳に追加

ビットずれ量検出部１−２によりデマルチプレクサ部１−１の出力からビットずれ量を検出し、ビットずれ補正制御部１−３により１／２，１／４，１／８のＳＤＨ分周クロック信号に対する３ビットのクロック反転信号を出力する。 - 特許庁

To appropriately control a generation code amount of an output stream toward a target bit rate without largely fluctuating a bit rate of an input stream in a control unit period.例文帳に追加

制御単位期間内における入力ストリームのビットレートを大きく変動させることなく、出力ストリームの発生符号量を目標ビットレートに向けて適正に制御することを目的とする。 - 特許庁

After copy completion, when the pair is divided, the update position to a differential bit map set in each control part is stored, and at the time of rethink, the differential bit map is merged to one side control part, and copy processing is performed.例文帳に追加

コピー完了後、ペアを分割した場合、各制御部に設けた差分ビットマップへ更新位置を保持し、リシンク時に前記差分ビットマップを片側の制御部へマージしてコピー処理を行う。 - 特許庁

To properly control the amount of codes to be generated in an output stream towards a target bit rate without remarkably varying a bit rate of an input stream within a control unit term.例文帳に追加

制御単位期間内における入力ストリームのビットレートを大きく変動させることなく、出力ストリームの発生符号量を目標ビットレートに向けて適正に制御することを目的とする。 - 特許庁

To provide a bit line sense amplifier drive control circuit and a bit line sense amplifier drive control method of a synchronous DRAM, that enable effective data output, even in a short clock period by reducing time required for the primary amplification of data.例文帳に追加

データの１次増幅に必要な時間を短縮させて、短いクロック周期においても有効なデータを出力できる同期式ＤＲＡＭのビットラインセンスアンプ駆動制御回路及び方法を提供する。 - 特許庁

The word lines are alternatively sorted to right and left word line control blocks via the switch group, and the bit lines are alternatively sorted to bit line control blocks one by one via the switch group and connected.例文帳に追加

かつ、ワード線はスイッチ群を経て１本ずつ交互に左右のワード線制御ブロックに振り分け、また、ビット線もスイッチ群を経て１本ずつ交互にビット線制御ブロックに振り分け接続する。 - 特許庁

In addition, the word lines are alternately distributed to the left and right work line control blocks one by one through a switch group and the bit lines are also alternately distributed to the upper and lower bit line control blocks one by one through the switch group.例文帳に追加

かつ、ワード線はスイッチ群を経て１本ずつ交互に左右のワード線制御ブロックに振り分け、また、ビット線もスイッチ群を経て１本ずつ交互にビット線制御ブロックに振り分け接続する。 - 特許庁

A ratio α calculation circuit 84 of a rate control circuit 54 calculates a ratio α by dividing a total sum of generated bit amounts of coded data bit (n) by a total sum of generated bit amounts of binarized symbols bin (n).例文帳に追加

レート制御回路５４の比率α算出回路８４において、符号化データｂｉｔ（ｎ）の発生ビット量の総和を、２値化シンボルｂｉｎ（ｎ）の発生ビット量の総和で除算して比率αを算出する。 - 特許庁

If the bit length of the burst error exceeds the predetermined bit length, a second control means extends at least a part of the voice data for one bit to two bits to allocate the data to the two slots.例文帳に追加

バースト誤りのビット長が規定のビット長を越える場合、第２制御手段により、２つのスロットに対して音声データの少なくとも一部をビットごとに２ビットに拡張して割り付けて通信を行う。 - 特許庁

A multiplex control part 8 detects the amount of bits for every 10 msec in a multiplex bit stream after '0' bit inserting processing, calculates a difference from a regular bit amount, accumulates this differential value and compares it with a critical value.例文帳に追加

多重化制御部８において、“０”ビット挿入処理後における多重化ビットストリームの１０msecごとのビット量を検出して正規のビット量との差分を算出し、この差分値を集計して限界値と比較する。 - 特許庁

In the encoder circuit 3, an output buffer circuit 18 monitors the state of an output bit stream, and a quantization circuit 13 is controlled by a bit rate control circuit 20 according to the bit rate.例文帳に追加

さらにこのエンコーダー回路３において、出力バッファ回路１８にて出力ビットストリームの状態が監視され、そのビットレートに従ってビットレート制御回路２０を通じて量子化回路１３が制御される。 - 特許庁

A timing control circuit performs a series of the control iteratively 2^k times and a high-order (n)-bit output of the second binary counter is fetched.例文帳に追加

タイミング制御回路は、この一連の制御を２^ｋ回繰り返して行い、第２のバイナリカウンタの上位ｎビット出力を取り込む。 - 特許庁

Control by using a bit field in a control register and generation of all products to be required for the complex multiplication are also possible.例文帳に追加

制御レジスタ内のビット・フィールドを用いて制御することや、複素乗算に必要な積の全てを発生することも可能である。 - 特許庁

A gradation control signal generation circuit 14 generates the gradation control signal GCP on the basis of a gradation prescribing bit string GPB.例文帳に追加

階調制御信号生成回路１４は、階調規定ビット列ＧＰＢに基づいて、この階調制御信号ＧＣＰを生成する。 - 特許庁

The transmission diversity control section 7 controls the transmission diversity on the basis of instruction contents of transmission power by the power control bit A.例文帳に追加

送信ダイバーシティ制御部７は、パワーコントロールビットＡによる送信電力の指示内容に基づいて送信ダイバーシティを制御する。 - 特許庁

For the mode, we will set no parity with -parenb, 8-bit characters with cs8, no modem control with clocal and hardware flow control with crtscts:9.3.1.5.6 Installing the Text Filter 例文帳に追加

モードとして、-parenbでパリティ無し、 cs8 で 8 ビットキャラクタ、 clocal でモデム制御無し、 そして crtsctsでハードウェアフロー制御を設定します。 9.3.1.4.6.テキストフィルタのインストール - FreeBSD