「Control Bit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Each sub-bit line SBL0 and the like are provided with a sub-bit line potential control section 70 holding data written in a memory cell 31.例文帳に追加

各サブビット線ＳＢＬ０等には、メモリセル３１に書き込むデータを保持するサブビット線電位制御部７０が設けられている。 - 特許庁

A light receiving circuit 21 receives data that are transmitted as a packet (1024 bits) with a marker bit and a control bit added thereto.例文帳に追加

１パケット（１０２４ビット）中にマーカビット、制御ビットを付加されて伝送されてきたデータは受光回路２１で受信される。 - 特許庁

When the interrupt instruction bit 58 is one, the interrupt signal is transmitted to the CPU in the system control part, while it is not transmitted if the bit is zero.例文帳に追加

割込指示ビット５８が「１」のときはシステム制御部のＣＰＵに割込信号を発信し、「０」のときは発信しない。 - 特許庁

The three-level nonvolatile semiconductor memory device with a voltage control block shared by lower bit lines and upper bit lines is disclosed.例文帳に追加

下部ビット線と上部ビット線が電圧制御ブロックを共有する３−レベル不揮発性半導体メモリ装置を開示する。 - 特許庁

To cope with the tendency of a large capacity bit map table by adopting a low speed for retrieval processing of the bit map table for multiple address control.例文帳に追加

同報制御のためのビットマップテーブルへの検索処理を低速にでき、ビットマップテーブルの大容量化に対応可能とする。 - 特許庁

A user of a work station 118 transmits a control signal to a test body 120 to send an m-bit packet for every n-bit code word.例文帳に追加

ワークステーション１１８のユーザは試験本体１２０に制御信号を送信して、ｎビットコードワード毎にｍビットパケットを送る。 - 特許庁

The printer 2 is provided with a bit map data generation part 21b for generating bit map data from the print control data received from the PC1.例文帳に追加

プリンタ２は、ＰＣ１から受け取った印刷制御データからビットマップデータを生成するビットマップデータ生成部２１ｂを有する。 - 特許庁

To control the bit rate of an output stream to be constant after bit rate conversion of a compression coded moving picture stream.例文帳に追加

圧縮符号化された動画像ストリームのビットレート変換後の出力ストリームのビットレートを一定に保つように制御する。 - 特許庁

Data of a packet group include a set of an MPEG-TS packet and its packet arrival time information (32-bit PATs) and first copy control information (CCI).例文帳に追加

パケットグループのデータはMPEG-TSパケットとそのパケット到着時間情報（32-bit PATS）の組および第１のコピー管理情報（CCI）を含む。 - 特許庁

Fifth and sixth transistors 125 and 126 connect the first sub bit line SBL to the second sub bit line SSBL according to a second switching control signal SASW2 and connects the first sub bit line /SBL to the second sub bit line /SSBL.例文帳に追加

第５，６トランジス１２５，１２６は，第２切換制御信号ＳＡＳＷ２に従って，第１サブビット線ＳＢＬと第２サブビット線ＳＳＢＬを接続し，第１サブビット線／ＳＢＬと第２サブビット線／ＳＳＢＬを接続する。 - 特許庁

A TFCI bit decoding/judgment section 10 decodes a TFCI bit 50 extracted by a TFCI bit extract section 8 and judges the presence/absence of communication control data on the basis of the decoded TFCI bit.例文帳に追加

ＴＦＣＩビット復号／判定部１０は、ＴＦＣＩビット抽出部８により抽出されたＴＦＣＩビット５０の復号を行い、復号したＴＦＣＩビットに基づいて通信制御データの有無の判定を行う。 - 特許庁

The control register includes a bit for instructing the erasure operation, a bit for instructing the writing operation, a bit for instructing a verifying operation and a bit for specifying the storage area to be objective for the erase, and controlled by the CPU.例文帳に追加

コントロールレジスタは、消去動作を指示するビット、書込み動作を指示するビット、ベリファイ動作を指示するビット、および消去対象となる記憶領域を指定するビットとを有し、ＣＰＵによって制御される。 - 特許庁

In a processor system provided with the existing translation lookaside buffer mechanism, in order to support the real space control(RSC) bit which is a new processor control bit, a dedicated space bit which is an existing control bit in the translation lookaside buffer mechanism in re-defined as an ignore common segment bit and a new non-overlapping translation lookaside buffer mechanism entry is generated.例文帳に追加

既存変換索引緩衝機構を有するプロセッサ・システムにおいて、新しいプロセッサ制御ビットである実空間制御（ＲＳＣ）ビットをサポートするために、変換索引緩衝機構における既存制御ビットである専用空間ビットが、イグノア共通セグメント・ビットと再定義され、新しい非重複変換索引緩衝機構エントリを作成する。 - 特許庁

This device is constituted so that a pre-charge control signal of a bit line load circuit 3 is generated by a bit line load control circuit 4 from a word line selecting signal arranged parallel to the bit lines and a pre-charge clock signal.例文帳に追加

この発明は、ビット線と並行に配置されたワード線選択信号とプリチャージクロック信号とから、ビット線負荷制御回路４によりビット線負荷回路３のプリチャージ制御信号を生成するように構成される。 - 特許庁

The bit rate control part 112 sets a bit rate of the signal light transmitted by the transmitter 111 to a bit rate lower than an operation bit rate when data communication is performed, the reception device 120 controls a dispersion amount in dispersion compensation with respect to the signal light based on the signal light of a low bit rate, and then sets the bit rate of the signal light to be the operation bit rate.例文帳に追加

ビットレート制御部１１２は、送信機１１１によって送信される信号光のビットレートを、データ通信をおこなう場合の運用ビットレートよりも低いビットレートにし、低いビットレートの信号光に基づいて受信装置１２０が信号光に対する分散補償の分散量を制御した後に、信号光のビットレートを運用ビットレートにする。 - 特許庁

A transmitting-side priority control apparatus defines 1 bit in priority control information of 1 Byte (8 bits) as a priority control enable bit for defining validity/invalidity of priority control, adds the priority control information to the head of a frame, and transmits the frame.例文帳に追加

送信側優先制御装置は、１Ｂｙｔｅ（８ｂｉｔ）の優先制御情報のうち１ｂｉｔを優先制御の有効／無効を定義するための優先制御イネーブルビットとし、フレームの先頭に優先制御情報を付加し、フレームを送信する。 - 特許庁

A frame synchronous part 52 of a control channel part 50 establishes the frame synchronism of a control channel by a start bit inserted into the control channel.例文帳に追加

制御チャネルに挿入されているスタートビットにより制御チャネル部５０のフレーム同期部５２が、制御チャネルのフレーム同期を確立する。 - 特許庁

The delay control circuit is provided with a delay detection circuit, a first pulse generator, a counter control circuit, and an n-bit counter.例文帳に追加

遅延調節回路は、遅延検出回路、第１パルス発生器、カウンタ制御回路、及びｎビットカウンタを備える。 - 特許庁

The transfer bit rate of the input data in the write buffer 31 is variably controlled by the control of a control unit 100.例文帳に追加

ライトバッファ３１への入力データの転送ビットレートは制御部１００の制御により可変制御される。 - 特許庁

These image data and the bit map image are test-printed from an output section 26 under printing control due to a printing control section 22.例文帳に追加

このイメージデータとビットマップイメージを印刷制御部２２で印刷制御して出力部２６からテストプリントする。 - 特許庁

A control circuit 17A has a PE bit detecting function 17a and a transmission power source timing control function 17b.例文帳に追加

制御回路１７Ａに、ＰＥビット検出機能１７ａと、送信電源タイミング制御機能１７ｂとを持たせる。 - 特許庁

Bit lines CBT and CBB for ground control are connected with an SRAM cell CL.例文帳に追加

グランド制御用ビット線ＣＢＴ，ＣＢＢは、ＳＲＡＭセルＣＬに接続される。 - 特許庁

When an input data row is supplied to a DSV control bit deciding section 31, a section 31 decides on the DSV control bit to be inserted into the input data row.例文帳に追加

入力データ列がDSV制御ビット決定部３１に供給されると、DSV制御ビット決定部３１は、入力されたデータ列に挿入するDSV制御ビットを決定する。 - 特許庁

NON-CONTACT MULTI-BIT QUANTUM STATE CONTROL METHOD AND QUANTUM STATE CONTROLLER例文帳に追加

非接触型多ビット量子状態制御方法及び量子状態制御装置 - 特許庁

When the m-th bit of the original impedance control signal is logic level 1, the 1st bit of the impedance control signal is set to a low or a high level according to an impedance fine-adjustment signal.例文帳に追加

原インピーダンス制御信号の第ｍビットが論理“１”のとき、インピーダンス制御信号の第１ビットを、インピーダンス微調整信号に従いロウ又はハイレベルとする。 - 特許庁

DATA COMMUNICATION EQUIPMENT FOR EXECUTING BIT RATE CONTROL IN AUDIO / IMAGE REAL TIME COMMUNICATION例文帳に追加

音声・画像リアルタイム通信におけるビットレート制御を実行するデータ通信装置 - 特許庁

The data processor includes a nonvolatile semiconductor memory and an additional bit control circuit.例文帳に追加

データ処理装置は、不揮発性半導体メモリと付加ビット制御回路とを備える。 - 特許庁

To accurately control the bit rate for coding image signals with an applied VBR.例文帳に追加

画像信号をVBRを適用して符号化するに際し、ビットレートを精度良く制御する。 - 特許庁

The recording and reproducing apparatus is provided with a DC control bit determination circuit 11 which decides the value of a DC control bit to be inserted to the data to be recorded in the optical disk 100.例文帳に追加

当該記録再生装置は、光ディスク１００に記録するデータに挿入するＤＣ制御ビットの値を決定するＤＣ制御ビット決定回路１１を備えている。 - 特許庁

wideChars(class WideChars) Specifies if xterm should respond to control sequencesthat process 16-bit characters. 例文帳に追加

"wideChars (class WideChars)"xterm は 16 ビット文字を処理する制御シーケンスに応答すべきかどうかを設定する。 - XFree86

METHOD AND APPARATUS FOR ADAPTIVE BIT RATE CONTROL IN ASYNCHRONIZED ENCODING SYSTEM例文帳に追加

非同期コード化システムにおける適応性ビットレート制御のための方法および装置 - 特許庁

An information processing apparatus for achieving error control for performing error detection/error correction includes: an information bit stream obtaining part for acquiring an information bit stream; and an encoding part for generating a redundant bit stream with which error control can be performed on the entire information bit stream, by encoding using a predetermined code based on the information bit stream, and for generating a code word containing the information bit stream and the redundant bit stream.例文帳に追加

誤り検出・誤り訂正を行う誤り制御を実現するための情報処理装置は、情報ビット列を取得する情報ビット列取得部と、情報ビット列に基づき、所定の符号を用いた符号化により、情報ビット列全体の誤り制御を実行可能な冗長ビット列を生成して、情報ビット列と冗長ビット列とを含む符号語を生成する符号化部とを備える。 - 特許庁

A command is configured of a header, a 24 bit remote control code where 8 pieces of 3 bit codes from 0 to 7 are arranged and a data end.例文帳に追加

コマンドは、ヘッダ、０乃至７の３ビットのコードが８個並んだ２４ビットのリモートコントロールコード、およびデータエンドにより構成される。 - 特許庁

The bit image data of the bit image processing command received thereafter are DMA-transferred to a print buffer 11 by a DMA control part 9.例文帳に追加

この後に受信するビットイメージ処理コマンドのビットイメージデータは、ＤＭＡ制御部９によってプリントバッファー１１にＤＭＡ転送される。 - 特許庁

The control means 36 is controlled in response to the detected bit error rate to select an inverse quantizer with a different inverse quantization bit number.例文帳に追加

検出されたビット誤り率に応じて、制御手段３６を制御し、逆量子化ビット数の異なる逆量子化器を選択する。 - 特許庁

When the bit data of the output data O is different from that of the input data I, the bit of the write control data Z is enabled.例文帳に追加

出力データＯのビットデータが入力データＩのビットデータと異なる場合に、書き込み制御データＺのビットがイネーブルとされる。 - 特許庁

To stably control, at a high speed, a tunnel energy of a superconducting magnetic flux quantum bit in a superconducting magnetic flux quantum bit circuit.例文帳に追加

超伝導磁束量子ビット回路における超伝導磁束量子ビットのトンネルエネルギーを高速かつ安定に制御できるようにする。 - 特許庁

To provide a capsule capable of easily collecting and storing low- viscosity materials, and directly delivering bit by bit these materials to a using location under control.例文帳に追加

低粘性材料を容易にひとまとめにし保存し、使用部位にコントロール下で直接小出しできるカプセルを提供すること。 - 特許庁

According to such a control scheme, a discharge operation of the global bit lines is performed before a selecting operation of local and global bit lines.例文帳に追加

このような制御スキームによると、グローバルビットラインの放電動作はローカル及びグローバルビットラインの選択動作の以前に実行される。 - 特許庁

Because both of the control signals BLEQ and BLPR change with reverse phase mutually, the coupling capacitance, between the bit line equalizing control signal line BLEQ and the bit lines BL and NBL, and the coupling capacitance, between the bit line precharge control signal line BLPR and the bit lines BL, NBL, are offset.例文帳に追加

前記両制御信号ＢＬＥＱ、ＢＬＰＲが互いに逆相に変化するので、ビット線イコライズ制御信号線ＢＬＥＱとビット線ＢＬ、ＮＢＬとの間のカップリング容量と、ビット線プリチャージ制御信号線ＢＬＰＲとビット線ＢＬ、ＮＢＬとの間のカップリング容量とが相殺される。 - 特許庁

An information bit determination part 16 determines a DSV bit value on the basis of a code of the DSV control section, and determines a special bit value on the basis of a code of the special calculation section.例文帳に追加

情報ビット決定部１６は、DSV制御区間の符号に基づいてDSVビットの値を決定するとともに、特殊演算区間の符号に基づいて特殊ビットの値を決定する。 - 特許庁

In the bit map recording step, a recording state for recording section is expressed by one bit data, and a bit map showing the recording state of whole user data area is recorded in the control information recording area.例文帳に追加

ビットマップ記録ステップは、記録区画毎の記録状態を１ビットデータで表し、ユーザデータ領域全域の記録状態を示すビットマップを制御情報記録領域に記録する。 - 特許庁

A control circuit 22 of the semiconductor memory 2 generates a 10 bit address with the first address information as a high order 4 bit and the second address information as a low order 6 bit, and outputs it to a memory array 21.例文帳に追加

半導体メモリ２のコントロール回路２２は、第１アドレス情報を上位４ビット、第２アドレス情報を下位６ビットとして１０ビットのアドレスを生成し、メモリアレイ２１に出力する。 - 特許庁

The two bit lines constituting the bit line pair are connected to different voltage supply lines 14 and 15 through bit line connection control transistors 11 and 12.例文帳に追加

また、ビット線対を構成する２本のビット線それぞれがビット線接続制御用のトランジスタ１１または１２を介して異なる電圧供給線１４または１５に接続されている。 - 特許庁

When a write address and a read address match each other, a bit-line control circuit sets the potential level of the selected second bit line to a potential level that corresponds to the writing data on the selected first bit line.例文帳に追加

ライトアドレスとリードアドレスが一致する場合、ビット線制御回路は、選択第２ビット線の電位レベルを、選択第１ビット線上の書き込みデータに応じた電位レベルに設定する。 - 特許庁