「Control Bit」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

The position lock trigger apparatus employs oscilloscope circuitry and accompanying control software to provide to a user a capability to trigger an oscilloscope on a selected bit position in a received serial bit stream having a fixed pattern length, using either a synchronized, recovered, or external clock source.例文帳に追加

位置拘束トリガ装置は、オシロスコープ回路及び関連制御ソフトウェアを用いて、同期化、回復又は外部のクロック信号源のいずれかを用いることにより、固定パターン長の受信シリアル・ビット・ストリームにおける選択されたビット位置でオシロスコープをトリガする性能をユーザに与える。 - 特許庁

The nonvolatile semiconductor memory device includes: word lines WL; bit lines BL; memory cells MC each including a variable resistance element R and each arranged at each crossing part of the word lines WL and bit lines BL; and column/row control circuits 20, 30 for controlling voltages applied to the memory cells MC.例文帳に追加

不揮発性半導体記憶装置は、ワード線ＷＬと、ビット線ＢＬと、ワード線ＷＬとビット線ＢＬの各交差部に配置され可変抵抗素子Ｒを含むメモリセルＭＣと、メモリセルＭＣに印加する電圧を制御するカラム／ロウ制御回路２０、３０とを備える。 - 特許庁

To provide an error control apparatus using a reserved bit which can improve error correction performance by applying pre-decoding through masking to the reserved bit included in received data before decoding the received data, and after that, decoding the data in an ultra-wide band modem.例文帳に追加

超広帯域モデムにおいて、受信データをデコーディングする前に、受信データに含まれる予備ビットに対してマスキングを通じたプリデコーティングを行い、その後にデコーディングを行うようにすることで、誤り訂正能力を向上させることができる、予備ビットを用いた誤り制御装置を提供すること。 - 特許庁

A write-current waveform control circuit 24 generates a write word line drive signal WWLDRV, write word line synch- signal WWLSNK, write bit line drive signal WBLDRV, and a write bit line synch-signal WBLSNK based on this setting data.例文帳に追加

書き込み電流波形制御回路２４は、この設定データに基づいて、書き込みワード線ドライブ信号ＷＷＬＤＲＶ、書き込みワード線シンク信号ＷＷＬＳＮＫ、書き込みビット線ドライブ信号ＷＢＬＤＲＶ及び書き込みビット線シンク信号ＷＢＬＳＮＫを生成する。 - 特許庁

This automatic thread fastening device includes: a driver tool 4 for driving a driver bit 42 engaged with a screw head in rotation by an AC servo motor 41; and a thrust control mechanism 3 for changing the thrust given to the screw from the driver bit 42 in screwing the screw in a work.例文帳に追加

本発明は、ねじ頭部に係合可能なドライバビット４２をＡＣサーボモータ４１により回転駆動するよう構成されたドライバツール４と、ワークにねじをねじ込む時に前記ドライバビット４２からねじに与えられる推力を変更する推力制御機構３とを備える。 - 特許庁

A control circuit receiving the data to be converted first discharges the capacitor corresponding to a bit '0' of the data to be converted, then charges up the capacitor corresponding to a bit '1' of the data to be converted by a prescribed voltage VDD, and further connects all the capacitors C1 to C4 in parallel with each other.例文帳に追加

制御回路は被変換データが供給されると、まず被変換データのビット”０”に対応するコンデンサを放電し、次に、被変換データのビット”１”に対応するコンデンサを一定電圧ＶＤＤによって充電し、次に、全コンデンサＣ１〜Ｃ４を並列接続する。 - 特許庁

In response to designation of a predetermined bit included in the communication data, a control circuit 10 makes the SW 16 switch over to the predetermined voltage input path to change the potential of a part where the predetermined bit of the first signal is located inputted to the RF-LSI 12, to a predetermined value.例文帳に追加

制御回路１０は、通信データに含まれる所定ビットの指定を受けて、ＳＷ１６を所定電圧入力経路に切り替えることで、ＲＦ−ＬＳＩ１２に入力される第１信号の所定ビットが位置する部分の電位を所定の値に変更する。 - 特許庁

A threshold setting part sets a threshold range of a threshold RTTth by RTT when distribution is possible at the bit rate after the rise and RTT when the distribution is impossible at the bit rate after the rise, based on the history information of the RTT stored in the control history storage part.例文帳に追加

閾値設定部は、制御履歴記憶部に記憶されたＲＴＴの履歴情報を基に、上昇後のビットレートで配信可能であった場合のＲＴＴと、上昇後のビットレートで配信不可能であった場合のＲＴＴとにより閾値ＲＴＴｔｈの閾値範囲を設定する。 - 特許庁

This device is a semiconductor device to which multilevel information can be written electrically, bit lines are connected to input/output terminals of right and left of a sense latch circuit, a data latch circuit is connected to each bit line, and the device is provided with a decoder decoding write data externally supplied and generating write control information.例文帳に追加

電気的に多値情報が書込み可能にされる半導体装置であり、センスラッチ回路の左右の入出力端子にビット線を接続し、各ビット線にデータラッチ回路を接続し、外部から供給される書込みデータをデコードして書込み制御情報を生成するデコーダを設ける。 - 特許庁

A register write control part 1 stores input data DT11 in a register A circuit 2 and a register B circuit 3 in the prescribed writing sequence of a four-bit unit, and data D15 are read from a read data selecting part 4 with a four-bit unit in a reading sequence different from the writing sequence.例文帳に追加

入力データＤＴ１１をレジスタ書込み制御部１によって４ビット単位の所定の書込み順序でレジスタＡ回路２とレジスタＢ回路３とに記憶し、書込み順序とは異なる読出し順序で４ビット単位に読出しデータ選択部４からデータＤＴ１５が読出される。 - 特許庁

The control part 20 makes each bit of the bit map data correspond to one of the groups, and controls the sub-pixels included in the one of the groups based on the information on the peripheral bits of the bits D(x, y) made to correspond to the one of the groups, and thereby displays the graphic on the display device 3.例文帳に追加

制御部２０は、ビットマップデータのそれぞれのビットをグループの１つに対応付け、グループの１つに対応付けられたビットＤ（ｘ，ｙ）の周辺のビットの情報に基づいてそのグループに含まれるサブピクセルを制御することにより、図形を表示デバイス３に表示する。 - 特許庁

When making the plurality of nodes N_1-N_n execute different processing at the same time, a host controller 231 divides the different control data destined to the nodes N_1-N_n into divided data per bit, creates interleave packets in which the data are divided by the same bit destined to the nodes N_1-N_n, and broadcasts the created data.例文帳に追加

ホストコントローラ２３１は、複数のノードＮ_1乃至Ｎ_nに異なる処理を同時刻に実行させる場合、ノードＮ_1乃至Ｎ_n宛の異なる制御データを、１ビット単位に分割した分割データとし、ノードＮ_1乃至Ｎ_n宛の同一ビット目の分割データを配置したインタリーブパケットを作成して、ブロードキャストする。 - 特許庁

A data output means 2 assigns a bit rate to data and provides an output according to transmission control information that is received from a data production means 1 and instructs data transmission sequence, a data transmission time and bit rate assignment, and a transmission means 3 multiplexes the data and transmits the multiplexed data.例文帳に追加

データ出力手段２は、データ編成手段１より送出された、データの送信順序や時刻およびビットレート割り当てを指示する送信制御情報にしたがって、データにビットレートを割り当てて出力し、送信手段３はこのデータを多重化して送信する。 - 特許庁

Coarse adjustment is performed by monitoring a bit error rate (BER) for each value set more coarsely than when a dispersion value is determined, and determining in advance a comparison threshold for determining a dispersion value used for dispersion control from the monitored bit error rate (BER) of the optical signal.例文帳に追加

分散値の決定時よりも粗く設定された設定値ごとの符号誤り率（ＢＥＲ）をモニタリングし、モニタリングされた光信号の符号誤り率（ＢＥＲ）から、分散制御に用いられる分散値を決定するための比較閾値を予め決定する粗調整を実行する。 - 特許庁

To solve the problem, wherein a replica bit line is rapidly drawn out by a leak current of a dummy cell, and wherein desired start timing of a sense amplifier cannot be obtained, in a semiconductor storage device having a memory array, a sense amplifier circuit, a replica circuit connected to the replica bit line, the dummy cell, and a sense amplifier control circuit.例文帳に追加

メモリアレイと、センスアンプ回路と、レプリカビット線に接続されたレプリカ回路、ダミーセルおよびセンスアンプ制御回路とを有する半導体記憶装置であって、レプリカビット線をダミーセルのリーク電流により速く引き抜いてしまい、所望のセンスアンプ起動タイミングが得られない。 - 特許庁

A control unit 19 receives the bit rate of an image data from a video decoder 9 and the electric field strength from an OFDM (Orthogonal Frequency Division Multiplexing) demodulation processing unit 3, if the received bit rate and the electric field strength are respectively over predetermined values, instructs an image processing unit 11 to perform enlarging processing of an image size of the image data.例文帳に追加

制御部１９は、ビデオデコーダ９から画像データのビットレートと、ＯＦＤＭ復調処理部３から電界強度を受信し、受信したビットレートと電界強度がそれぞれ所定値以上であれば、画像処理部１１に画像データの画像サイズを拡大処理するように指示する。 - 特許庁

To provide a semiconductor storage device which has a floating gate and a control gate and whose source and drain regions are asymmetrical and which can avoid the increase of the resistance of a bit line arranged between the floating gates in itself and besides can scale down the bit line width.例文帳に追加

フローティングゲート及びコントロールゲートを有し、ソース／ドレイン領域が非対称である半導体記憶装置におけるフローティングゲート間に配置されるビット線抵抗の増大を避け、かつ、ビット線幅を縮小することができる半導体記憶装置及びその製造方法を提供する。 - 特許庁

The optotype control section 30 controls the size and the brightness of the optotype so as to make the optotype get smaller bit by bit while gradually reducing the brightness of the optotype displayed in the optotype display section 10 as the optotype display section 10 approaches a subject's pupil P arranged in a reference position.例文帳に追加

視標制御部３０は、視標表示部１０が基準位置に配置する被験者の瞳孔Ｐに接近するにつれて、視標表示部１０に表示される視標の輝度が徐々に低くなりつつ、視標が少しずつ小さくなるように視標の大きさと輝度とを制御している。 - 特許庁

A branch metric arithmetic means includes: a serial arithmetic processing section which sequentially performs mathematical operation of a multi-bit digital signal; and a control section which adjusts the number of operation cycles thereof according to the bit width of the digital signal sequence, and the branch metric arithmetic means inputs the digital signal sequence to calculate a branch metric value.例文帳に追加

ブランチメトリック演算手段は、多ビットのディジタル信号の算術演算を逐次的に行うシリアル演算処理部と、その演算サイクル数をディジタル信号系列のビット幅に応じて調整する制御部とを含み、ディジタル信号系列を入力してブランチメトリック値を計算する。 - 特許庁

The error bit control part 16 has a function for comparing an error amount detected by the error detecting part 15 with a preset regulation amount and requesting the ADSL interface part 14 to reduce the number of bits of each bit when the error amount becomes equal to or greater than the regulation amount.例文帳に追加

エラー・ビット制御部１６は、エラー検出部１５で検出されたエラー量と予め設定された規定量とを比較し、エラー量が規定量以上になるとＡＤＳＬインターフェース部１４に対して各トーンのビット数を減らすように要求する機能を有する。 - 特許庁

A control part 10 of a MIDI-adaptive device 100 controls the timing of MIDI data supply to a communication part 50 so that the bit rate of the transmission of MIDI data through a high-speed interface is as high as the bit rate of the transmission of the MIDI data through a MIDI interface.例文帳に追加

ＭＩＤＩ対応装置１００の制御部１０は、高速インタフェースを介してＭＩＤＩデータを送信する場合のビットレートが、ＭＩＤＩインタフェースを介してＭＩＤＩデータを送信する場合のビットレートと一致するように、通信部５０へのＭＩＤＩデータ供給タイミングを制御する。 - 特許庁

An error correction part 33 performs error correction for the write data outputted from the write data generation part 32 based on the control information, and a check bit generation part 34 generates a check bit for error correction from the write data outputted from the error correction part 33 and writes it in the memory 2.例文帳に追加

そして、エラー訂正部３３が、その制御情報に基づき、ライトデータ生成部３２から出力されるライトデータに対してエラー訂正を行ない、検査ビット生成部３４がエラー訂正部３３から出力される前記ライトデータからエラー訂正用検査ビットを生成してメモリ２に書き込む。 - 特許庁

A state metric arithmetic means includes a serial arithmetic processing section which sequentially performs mathematical operation of the multi-bit digital signal and a control section which adjusts the number of operation cycles thereof in accordance with the bit width of the digital signal sequence, and inputs the branch metric value to calculate a state metric value.例文帳に追加

ステートメトリック演算手段は、多ビットのディジタル信号の算術演算を逐次的に行うシリアル演算処理部と、その演算サイクル数をディジタル信号系列のビット幅に応じて調整する制御部とを含み、ブランチメトリック値を入力してステートメトリック値を計算する。 - 特許庁

The image processor is equipped with: a TS separation part 103 for separating video streams from inputted transport streams; a bit rate measuring part 104 for measuring the bit rate of the separated video streams; a frame sampling control part 105 for controlling the frame sampling of the separated video streams on the basis of the bit rate; and a video decoding part 107 for decoding the video streams for which the frame sampling is controlled.例文帳に追加

入力したトランスポートストリームからビデオストリームを分離するＴＳ分離部１０３と、分離されたビデオストリームのビットレートを計測するビットレート計測部１０４と、ビットレートに基づき、分離されたビデオストリームのフレーム抜き取りを制御するフレーム抜き取り制御部１０５と、フレーム抜き取り制御されたビデオストリームを復号するビデオ復号部１０７と、を備える画像処理装置。 - 特許庁

An LED display 11 is configured by a data input part 11a for inputting bit map data corresponding to an attribute code of a color or size to be displayed on an LED display screen and a character code converted on the basis of font data, and a bit map display control part 11b for displaying the bit map from the data input part 11a on the LED display screen.例文帳に追加

ＬＥＤ表示画面に表示させる色やサイズなどの属性コード及びフォントデータに基づいて変換された文字コードに対応するビットマップデータが入力されるデータ入力部１１ａと、データ入力部１１ａからの前記ビットマップをＬＥＤ表示画面に表示させるビットマップ表示制御部１１ｂと、を備えてＬＥＤ表示器１１を構成する。 - 特許庁

When a quotient and a remainder of 2w-bit modular multiplication are calculated from a quotient and a remainder of w-bit modular multiplication by recursively repeating computation of modular multiplication in a plurality of times by a computation unit (310), a control unit (320) controls to distribute the remainder and the quotient of w-bit modular multiplication determined by the preceding computation of modular multiplication into the next computation of modular multiplication.例文帳に追加

演算部（３１０）により剰余乗算の演算処理を再帰的に複数回繰り返してｗビットの剰余乗算の剰余と商から、２ｗビットの剰余乗算の商と剰余を計算するとき、先の剰余乗算の演算処理で求めたｗビットの剰余乗算の剰余と商を、次の剰余乗算の演算処理に振り分ける制御を制御部（３２０）が行う。 - 特許庁

To provide an image and video bit stream dividing device capable of generating or dividing a chunk that makes synchronous control of an image and video as easy as possible at decoding and reproduction.例文帳に追加

復号再生時に、画像・音声の同期制御をできるだけ容易にする形式でチャンク生成、または分割できる画像・音声ビットストリーム分割装置を提供することにある。 - 特許庁

The output wiring line driving transistor 33 includes a gate connected to the control line DR, a drain connected to the reading bit line RBIT, and a source connected to a ground power source.例文帳に追加

出力配線駆動用トランジスタ３３は、制御線ＤＲに接続されたゲートと、読み出しビット線ＲＢＩＴに接続されたドレインと、グランド電源に接続されたソースとを有する。 - 特許庁

An AU rearrangement control part 60 executes an instruction to rearrange the sequence in bit streams of the encoded picture data so as not to disrupt a decoder buffer, based on the decoder buffer fill amount.例文帳に追加

ＡＵ並び換え制御部６０は、デコーダバッファ充足量に基づき、符号化されたピクチャデータのビットストリーム中での順序をデコーダバッファが破綻しないように並び換える指示を行う。 - 特許庁

A printer control unit 1001 executes a PDL(printer description language) analysis processing for a print job received from a host computer 2000 to generate a raster bit map image (steps S301-S303).例文帳に追加

プリンタ制御ユニット１００１では、ホストコンピュータ２０００から受信した印刷ジョブに対するＰＤＬ解析処理を実行し、ラスタビットマップ画像を生成する（ステップＳ３０１〜Ｓ３０３）。 - 特許庁

Furthermore, the power source control circuit lowers the voltage to be applied to the power source lines VL1, GL1 which are provided in the one bit column in which the latch up is generated, etc., to a prescribed value according to the detection signal 1.例文帳に追加

また、電源制御回路は、検知信号１に応じて、ラッチアップの発生した１ビット列に設けられた電源線ＶＬ１、ＧＬ１等に与える電圧を所定値まで低下させる。 - 特許庁

To integrate the pipe line decoding of a variable length code into hardware by providing an additional bit processing means and reducing the load on external control, and clarifying the shift means of encoded data.例文帳に追加

付加ビット処理手段の提供、外部制御の負担軽減及び符号化データのシフト手段の明確化により、可変長符号のパイプライン復号化処理をハードウェア化すること。 - 特許庁

The multiplier 2 outputs the high-order M-bit data of the video data having been multiplied by the multiplication coefficient (n) and the retention pulse frequency control circuit 23 multiplies the retention pulse frequency by 1/n.例文帳に追加

乗算器２１は、乗算係数ｎが乗じられた後の映像データの上位Ｍビットのデータを出力し、維持パルス周波数制御回路２３は維持パルス周波数を１／ｎ倍にする - 特許庁

To effectively transmit an information signal bit, used for control between switches to an opposite switch by each individual service, in the case of demultiplexing transmission data from a switch in a plurality of service networks.例文帳に追加

複数のサービス網の交換機からの伝送データを多重分離する際に個別サービス毎の交換機間の制御に用いられる情報信号ビットを相手交換機に有効に伝達する。 - 特許庁

Upon receiving a reproduction start request from a read out section 40, 50, a control unit 70 calculates the degree of margin of bit rate by judging the reproduction source recorder with reference to the recorder management table 61.例文帳に追加

制御部７０は、読出部４０，５０から再生開始要求を受けると、記録装置管理テーブル６１を参照して、再生元の記録装置を判定してビットレートの余裕度を算出する。 - 特許庁

The client buffer time is maintained to be close to a target level as far as possible by using a theory of optimal linear second control, and the encoding bit rate (consequently quality) is simultaneously maintained to be constant as far as possible.例文帳に追加

最適線形二次制御の理論を用いて、クライアントバッファ時間が、可能な限り目標レベルに近く保たれ、同時に符号化ビットレート（ひいては品質）を可能な限り一定に保つ。 - 特許庁

To prevent optical signal loss and complication of control in optical switches, by using optical switches not dependent on a bit rate or a format of optical signals and by reducing the number of optical switches.例文帳に追加

光スイッチにおいて、光信号のビットレートやフォーマットに依存しない光スイッチを用い、この数を低減することで、光信号損失を抑制し、制御の複雑さを抑制する。 - 特許庁

The voltage control part 14 holds a selected bit line 17s at predetermined voltage or more in which no erroneous writing occurs in an unselected cell 15 during writing in a selected cell 15s.例文帳に追加

電圧制御部１４は、選択セル１５ｓへの書き込み動作時、非選択セル１５に誤書き込みが発生しない所定の電圧以上に選択ビット線１７ｓを保持する。 - 特許庁

A recording and reproducing control section 29 records video and audio packets to a bit stream file 28 and records information of the number of packet by each PCR value and by each GOP to a table file 27.例文帳に追加

記録再生制御部２９は、映像及び音声パケットはビットストリームファイル２８に記録し、ＰＣＲ値及びＧＯＰ毎のパケット数の情報をテーブルファイル２７に記録する。 - 特許庁

The semiconductor memory is provided with a source line controller and a plurality of nonvolatile memory cells which are arranged on a matrix and connected to control gate lines, selection gate lines, bit lines and source lines.例文帳に追加

半導体メモリは、マトリックス上に配置され、制御ゲート線、選択ゲート線、ビット線およびソース線に接続された複数の不揮発性のメモリセルおよびソース線制御部を有する。 - 特許庁

A mono-pulse signal to be transmitted is selected by an enable control circuit 150 and a mono-pulse signal modulated based on the bit data "1", "0" is transmitted from an antenna A or the like as a UWB transmitting signal.例文帳に追加

送信されるモノパルス信号はイネーブルコントロール回路１５０で選択され、ビットデータ「１」「０」に基づいて変調されたモノパルス信号がUWB送信信号としてアンテナA等から送信される。 - 特許庁

A DRAM 31 is provided with plural cell blocks BLK0-BLK3, and block control circuits 33a-33d supplying pre-charge signals PR0-PR3 pre- charging bit lines of each cell blocks BLK0-BLK3.例文帳に追加

ＤＲＡＭ３１は、複数のセルブロックBLK0〜BLK3と、各セルブロックBLK0〜BLK3のビット線をプリチャージするプリチャージ信号ＰＲ０〜ＰＲ３を供給するブロック制御回路３３ａ〜３３ｄを備えている。 - 特許庁

A write control section 104 monitors a write level of the cell 101a by e.g. measuring a bit line current in writing operation and compares it with a predetermined set level (predetermined current value).例文帳に追加

書き込み制御部１０４は、書き込み動作時に、例えばビット線電流を計測することで、セル１０１ａの書き込みレベルを監視し、所定の設定レベル（所定の電流値）と比較する。 - 特許庁

A memory array 1 has a memory cell having double gate structure, plural word lines to which a control gate of the memory cell is connected, and plural bit lines to which a drain of the memory cell is connected.例文帳に追加

メモリアレイ１は、２重ゲート構造を有するメモリセルと、メモリセルのコントロールゲートが接続された複数のワード線と、メモリセルのドレインが接続された複数のビット線とを持つ。 - 特許庁

The respective switchboard cores 15 and 25 are provided with mask mechanisms, control a routing process using a value loaded in a mask register and, ordinarily, change bit map values used in the switchboard cores 15 and 25.例文帳に追加

各交換機コアがマスク機構を装備しマスク・レジスタ内にロードされる値を使用してルーティング・プロセスを制御し、通常、交換機コア内で使用されるビットマップ値を変更する。 - 特許庁