「Control Memory」に関連した英語例文の一覧と使い方(221ページ目) - Weblio英語例文検索

When the determination means determines that the attitude of the input device is stable, a first flag control means sets the stability flag of the input device ON and updates the stability flag memorized in the flag memory means.例文帳に追加

第１フラグ制御手段は、入力装置の姿勢が安定していると判定手段が判定した場合、当該入力装置の安定フラグをオンに設定してフラグ記憶手段に記憶されている安定フラグを更新する。 - 特許庁

Since the control terminal 113 is isolatedly disposed in a module in such a way that the terminal 113 is electrically independent from the outside connecting terminal of a data recording medium, the second memory cell array connected to the word lines Wi becomes a read-only area.例文帳に追加

この端子１１３はデータ記録メディアの外部接続端子とは電気的に独立に、モジュール内部に孤立するように配設することにより、このワード線Ｗｉと接続された第２のメモリセルアレイは、読取り専用領域となる。 - 特許庁

A control part 10 images an X-ray tomographic image of an imaging object tomographic plane Ma in a subject M by driving and controlling imaging drive systems 11-14 according to drive data stored in a nonvolatile memory 30.例文帳に追加

制御部１０は、不揮発性のメモリ３０に記憶されている駆動データに従って撮影駆動系１１〜１４を駆動制御して被検体Ｍ内の撮影対象断層面ＭａのＸ線断層撮影画像の撮影を行う。 - 特許庁

A communication module 1 includes a control part 2, a memory 3 with a program, a set value, or the like stored, a communication part 4 connected to the Internet, and a connection terminal 5 for connecting to the PLC 20 to be connected to the PLC 20 for use.例文帳に追加

通信モジュール１は、制御部２と、プログラムや設定値等が記憶されたメモリ３と、インターネットに接続された通信部４と、ＰＬＣ２０に接続するための接続端子５を備えており、ＰＬＣ２０に接続されて用いられる。 - 特許庁

To provide a communication terminal device for preventing erroneous call origination from a user or effectively utilizing memory resources by performing control, such that the user does not become aware of an incoming call from a vicious provider who performs a one-ringing call action or the like.例文帳に追加

ワン切り行為等を行う悪質な業者からの着信を利用者に意識させないように制御し、利用者の誤発信防止や記憶資源を有効活用することが可能な通信端末装置を提供する。 - 特許庁

A sense amplifier control circuit of a semiconductor memory is constituted by using both of N type and P type set driver transistors in which a common source line of a sense amplifier composed of latch type differential amplifier circuits is connected to a restore-power source line.例文帳に追加

本発明の半導体記憶装置のセンスアンプ制御回路は、ラッチ型差動増幅回路からなるセンスアンプの共通ソース線をリストア電源線に接続するセットドライバートランジスタがＮ型及びＰ型の両方を用いて構成される。 - 特許庁

On an SDA line, the master transfer sequencer circuit 48 implements the sending of a start condition, the sending via a serial control circuit 43 of data stored in a nonvolatile memory 44, and the sending of a stop condition, all in synchronization with the basic clock.例文帳に追加

マスタ・転送シーケンサ回路４８はスタートコンディションの送信、シリアル・コントロール回路４３を介しの不揮発性メモリ４４に格納されたデータの送信及びストップコンディションの送信を基本クロックに同期するようにＳＤＡラインに行う。 - 特許庁

Next, a plurality of contact plugs 20 are formed in the interlayer dielectric 19 so as to be connected to the control gate 11 of the nonvolatile memory cell, the source or the drain 17 of the nMOS transistor, and the source and the drain 18 of the pMOS transistor, respectively.例文帳に追加

次に、層間絶縁膜１９中に、夫々、不揮発性メモリセルのコントロールゲート１１、ｎＭＯＳトランジスタのソース又はドレイン１７、ｐＭＯＳトランジスタのソース又はドレイン１８に接続される複数個のコンタクトプラグ２０を形成する。 - 特許庁

To provide a technique capable of accessing to the memory of a controller mounted on a working machine to acquire the state data of control equipment connected to the controller, and print-outputting or storing them in an obvious format.例文帳に追加

作業機に搭載されているコントローラのメモリにアクセスしてこのコントローラに接続されている制御機器の状態データを取得し、見やすい様式でプリント出力したり、保存したりすることができる技術を提供する。 - 特許庁

An area B for storing the control program, a backup area C and an area A for storing a selection program for selecting the program stored in the area B or the program stored in the area C at the time of booting are provided in the flash memory 20.例文帳に追加

フラッシュメモリ２０に、制御プログラムを記憶する領域Ｂと、バックアップ領域Ｃと、ブート時に領域Ｂに記憶されたプログラムか領域Ｃに記憶されたプログラムかを選択する選択プログラムを記憶した領域Ｃとを設ける。 - 特許庁

The communication state is recognized at intervals of designated time, and when transmission and receiving are determined to be possible, the terminal communicating means 11 is controlled by a system control part 20 to transmit the respective information stored in the built-in memory to the server device 3.例文帳に追加

所定時間毎に通信状態を認識し、送受信が可能と判断した場合、システム制御部２０により、端末通信手段１１を制御し、内蔵メモリに格納しておいた各情報をサーバ装置３に送信させる。 - 特許庁

Sequence control is carried out in such a manner that the adjusting voltage value Va is reduced to the memory voltage Vm at a write cycle, the word line 30 is boosted from Vss to Vmax and then surely reduced to Vss, and then the write cycle is finished.例文帳に追加

また、ライトサイクルにおいてメモリ電圧Ｖｍに調整電圧値Ｖａに降圧し、ワード線３０をＶｓｓからＶｍａｘに昇圧しさらに確実にＶｓｓに降圧した後、ライトサイクルを終了するシーケンス制御を行なう。 - 特許庁

This device has a memory control function for storing information (paper money refill date, opening/closing time and amount in had by individual denominations) on dealing are stored in the reject case and the cassettes by individual denominations, which can be attached/detached, and controlling the opening/closing of a cover.例文帳に追加

また、着脱可能なリジェクト庫と金種別カセットにそれらの取扱に関する情報（紙幣詰替日時，開閉日時，金種別有高など）を記憶したり、ふたの開閉を制御するためのメモリ制御機能を持たせた。 - 特許庁

A test sheet embedding the setting information of the device beforehand as an invisible image, is set to an original reading unit 3, reading the original image of the test sheet is performed, and a control unit 2 temporarily stores the original image in a memory unit 4.例文帳に追加

あらかじめ装置の設定情報を不可視画像として埋め込んだテストシートを原稿読取部３にセットし、そのテストシートの原稿画像の読み取りを行い、制御部２は記憶部４に原稿画像を一時記憶する。 - 特許庁

On the basis of a synchronizing detecting signal outputted from the synchronizing detecting circuit 4 and an end detecting signal outputted from the end detecting circuit 5, a control circuit 7 records only the effective data in the data signal into a memory 8.例文帳に追加

そして、同期検出回路４から出力される同期検出信号と終了検出回路５から出力される終了検出信号とに基づいて、制御回路７はデータ信号の有効なデータのみをメモリ８に記録する。 - 特許庁

The NCO (numerical control oscillator) 5 is equipped with the adder 1, 2, the register 3, and the memory 4, while the phase comparing circuit 6 inputs the sinusoidal wave data 14 and a PLL signal 7 from the NCO5, and outputs the phase error signal 9 to the adder 2.例文帳に追加

ＮＣＯ（数値制御発振器）５は加算器１，２、レジスタ３、メモリ４を備え、位相比較回路６はＮＣＯ５からの正弦波データ１４、ＰＬＬ信号７を入力し、加算器２に位相誤差信号９を出力する。 - 特許庁

A write control circuit 2 generates a write clock WCK synchronous with horizontal synchronizing signal Hs1 of the signal S1 and a write enable signal WE, used for writing the signal S1 into a frame memory 1 with only a single frame per (n) frames.例文帳に追加

書き込み制御回路２は、映像信号Ｓ１の水平同期信号Ｈs1に同期した書き込みクロックＷＣＫと、ｎフレームに１フレームだけ映像信号Ｓ１をフレームメモリ１に書き込むための書き込みイネーブル信号を生成する。 - 特許庁

To provide an image processor which can reduce necessary memory capacity when image data for formation are generated in response to an image formation indication to perform image formation control, and is applicable to various data formats and image formation systems.例文帳に追加

画像形成指示に基づいて形成用画像データを生成し、画像形成制御を実行する場合に、必要なメモリ容量を低減でき、かつ種々のデータ形式や画像形成方式に適用可能な画像処理装置を提供する。 - 特許庁

The process may involve storing data from one or more sensors of the surgical cutting and fastening instrument in a memory device of a control unit of the surgical cutting and fastening instrument during a surgical procedure involving the surgical cutting and fastening instrument.例文帳に追加

プロセスは、手術用切断／結合器具を伴う手術手技の間に、手術用切断／結合器具の制御ユニットの記憶装置に、手術用切断／結合器具の１つ以上のセンサからのデータを保存することを含む。 - 特許庁

The cache control is configured to cause first information to be provided from the first cache to the processor in response to receiving a read transaction, from the processor, that includes an address in the portion of the memory during testing of the portion.例文帳に追加

キャッシュ制御部は、メモリの上記部分のテスト中にその部分のアドレスを含む読出しトランザクションをプロセッサから受け取ると、それに応じて、第１の情報が第１のキャッシュからプロセッサに提供されるようにするように構成される。 - 特許庁

On the basis of a clock Z synchronized with the clocks X and Y, the selector control part 112 switches the selectors 110a-110d and the exclusive access is enabled between the firmware 106 or the hardware 108 and the memory 114.例文帳に追加

そして、クロックＸ、Ｙと同期しているクロックＺに基づきセレクタ制御部１１２がセレクタ１１０ａ〜１１０ｄの切替えを行い、ファームウェア１０６またはハードウェア１０８とメモリ１１４との排他的なアクセスを可能とする。 - 特許庁

The control unit 22 allows the memory medium 23 to execute recording, reproduction of the TS based on the operation of the user, changes the TS input from the receiving device 100 to the reproduced TS for output to the receiving device 100.例文帳に追加

制御部２２は、ユーザによる操作に基づいて、記憶媒体２３にＴＳの録画、再生を実行させ、再生されたＴＳを、受信装置１００から入力されたＴＳに替えて受信装置１００に出力する。 - 特許庁

To mitigate the load of a control microcomputer and to shorten a response processing time at the time of restarting take-in processing of data when processing is restarted and data series stored in a buffer memory are coupled after interruption of take-in processing of data.例文帳に追加

データ取り込み処理を中断後、再開してバッファメモリ内に格納されるデータ系列を連結する場合に、制御マイコンに対する負荷を軽減するとともにデータ取り込み処理を再開する際の応答処理時間を短縮する。 - 特許庁

A central control device 8 moves a magnetic field sensor 3 to a specific measuring location using a sensor position moving device 4 and measures, and then stores digital waveform data with a specific frequency at each measuring point in a data memory 6.例文帳に追加

中央制御装置８は、センサ位置移動装置４により磁界センサ３を所定の測定箇所に移動して測定させ、それぞれの測定点での特定周波数のデジタル波形データをデータ記憶装置６に記憶させる。 - 特許庁

Particularly, a detecting system consists of a control circuit 2 including a clock counter therein and of an event memory 3 for memorizing the counts by the clock counter concerned for arrival of detected signals from detectors as event is placed every prescribed number of detectors.例文帳に追加

特に、複数の検出器毎に、クロックカウンタを内蔵する制御回路２と検出器から検出信号が到来した時の該クロックカウンタのカウント値をイベントとして記憶するためのイベントメモリ３とを含む検出系が備えられる。 - 特許庁

The control circuit 25 reads out standard weight Ws corresponding to the quality and quantity of a bulking material charged into the tank 1 from a memory part 27 and compares the weight Wi of the contents with the standard weight Ws.例文帳に追加

制御回路２５は、分解槽１に投入されたバルキング材の質及び量に応じた基準重量Ｗｓを記憶部２７から読み出し、測定により得られた内容物重量Ｗｉを基準重量Ｗｓと比較する。 - 特許庁

A storage control part 73 stores the acquired information required for the settlement in a memory in a microcomputer and a settlement processing part 74 executes processing regarding the settlement of tariffs performed with a settlement controller outside the automobile.例文帳に追加

記憶制御部７３は、取得された決済に必要な情報を、マイコンの内部のメモリに記憶し、決済処理部７４は、自動車の外部にある決済制御装置との間で行われる料金の決済に関する処理を実行する。 - 特許庁

To provide a data access controlling method and a data access control program for a flash memory by which data areas storing effective data can be correctly judged even when data rewriting is interrupted during the rewriting of data.例文帳に追加

データの書き換えの際に書き換えが中断されたような場合でも、有効なデータを格納しているデータ領域を正しく判定することができるフラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラムを提供する。 - 特許庁

To control a single pot memory employed by the intermittent photographing video recording and reproducing device so that no collision between a reproduced address and a recording address takes place, read data are not delayed and an unreasonable operation of a deck section is prevented.例文帳に追加

間欠撮影録画再生器に単一ポットを有するメモリを用い、再生するアドレスと記録アドレスとの衝突がなく、読み出されるデータに遅延がなく、デッキ部の無理な動作を防止するように、前記メモリを制御する。 - 特許庁

Moreover, the memory interface circuit has a gate control circuit section 50 which chooses the data strobe signal outputted at the time of data output by the DQS_SEL signal and also controls the output of the chosen data strobe signal in a high impedance status.例文帳に追加

また、ＤＱＳ＿ＳＥＬ信号により、データ出力時に出力するデータストローブ信号を選択すると共に、選択されないデータストローブ信号の出力をハイインピーダンス状態に制御するゲート回路部５０を有する。 - 特許庁

In addition, since it is also possible to make equal wiring distances from the input/output control circuit 20 to an address decoder 18 and an output multiplexer 19, it is possible to minimize the read time from the memory cell array 17.例文帳に追加

しかも、入出力制御回路２０から、アドレスデコーダ１８、及び出力マルチプレクサ１９までの配線距離についても、同距離にすることができるため、メモリセルアレイ１７からの読み出し時間を最短にすることができる。 - 特許庁

The ONT 12 calculates a transmission period of the alarm notice cell to the OLT 10 on the basis of the alarm notice cell storage amount included in the back pressure control cell and the preceding alarm notice cell storage amount stored in a memory 43.例文帳に追加

ＯＮＴ１２では、バックプレッシャー制御セルに含まれる警報通知セル蓄積量と、メモリ４３に保存された前回の警報通知セル蓄積量とから、ＯＬＴ１０への警報通知セルの送出周期を算出する。 - 特許庁

In a memory 22, a frequency control data signal DF is stored so as to acquire a desired oscillation frequency clock signal CK corresponding to a plurality of specified temperature data signals DT in a use environment of the oscillation apparatus 10.例文帳に追加

メモリ２２には、発振装置１０の使用環境の複数の所定における温度データ信号ＤＴに対して所望の発振周波数のクロック信号ＣＫが得られるような周波数制御データ信号ＤＦが記憶されている。 - 特許庁

A concealment and reading comparison circuit is connected between the detection circuit and the writing driver, and connects an error flag to the control logic circuit in response to comparison between a data bit in an input latch and a data out read from the memory array.例文帳に追加

隠し読出し比較回路は、検知回路と書込みドライバとの間に結合され、入力ラッチ内のデータビットとメモリアレイから読み出されたデータアウトとの間の比較に応答してエラーフラグを制御ロジック回路に結合する。 - 特許庁

A read/write circuit 117 is controlled by delayed internal control signals MAE1, WBE1, thereby, read or write for a memory cell array is performed in timing in accordance with a value set to the AL setting register 132.例文帳に追加

読み出し／書込み回路１１７は、遅延された内部制御信号ＭＡＥ１，ＷＢＥ１によって制御され、これによりＡＬ設定レジスタ１３２に設定された値に応じたタイミングでメモリセルアレイに対する読み出し又は書込みを行う。 - 特許庁

To provide a communication device which realizes efficient and easy communication between communication devices through plural kinds of communication routes without increasing the production cost and to provide its control method and a computer readable memory.例文帳に追加

生産コストを上げることなく、複数種類の通信経路で互いに通信を行う通信装置間の通信を効率的かつ容易に行うことができる通信装置およびその制御方法、コンピュータ可読メモリを提供する。 - 特許庁

To provide a semiconductor integrated circuit device which can stably transmit and receive data for a processor for performing frequency/voltage control by suppressing influence of variation of threshold voltage even when miniaturization of a memory cell transistor.例文帳に追加

周波数／電圧制御を行なうプロセッサに対して、メモリセルトランジスタの微細化時においても、しきい値電圧のばらつきの影響を抑制して、安定にデータを送受することのできる半導体集積回路装置を実現する。 - 特許庁

A program process of the relief determination circuit 15 for the DRAM and a program process of a relief determination circuit owned by the memory control circuit 13 for the SRAM are executed consecutively by using the same laser repair device.例文帳に追加

ＤＲＡＭ用の救済判定回路１５のプログラム工程と、ＳＲＡＭ用のメモリ制御回路１３が有する救済判定回路（ヒューズ回路を含む）のプログラム工程とを、同一のレーザリペア装置を用いて連続して実行する。 - 特許庁

To provide a semiconductor testing apparatus capable of reducing a processing time for collecting measurement data of all pin electronics cards into a control unit, without increasing the memory area in which the measurement data of the pin electronics cards are stored.例文帳に追加

ピンエレクトロニクスカードの測定データを格納するメモリ領域を増大させることなく制御ユニットに全ピンエレクトロニクスカードの測定データを収集するための処理時間を短縮できる半導体試験装置を提供する。 - 特許庁

A graphics processor includes plural processor cores for performing processing on each of plural pixel data items in parallel, a register shared by the plural processor cores, a register control unit for controlling the register, and a pixel holding memory for holding the pixel data.例文帳に追加

グラフィックスプロセッサは、複数の画素データそれぞれの処理を並列して行う複数のプロセッサコアと、複数のプロセッサコアにより共有されるレジスタと、レジスタを制御するレジスタ制御部と、画素データを保持する画素保持メモリとを備える。 - 特許庁

The power control regulator 2, when the power save signal is at the L-level, the power voltage supplied to the memory 1 is set so as to be lower than the operating voltage and is controlled so as to obtain the voltage capable of maintaining the data.例文帳に追加

電源制御用レギュレータ２は、パワーセーブ信号がＬレベルであるときは、メモリ１に供給する電源電圧を、前記動作電圧よりも低く、かつ、データの保持が可能な電圧に制御してメモリ１へ出力する。 - 特許庁

To provide a nonvolatile semiconductor memory and its fabricating method in which the upper surface of the control gate can be prevented from being exposed without using photoresist as a mask at the time of forming a self-aligned source line.例文帳に追加

自己整合型ソース線形成方法において、ソース線形成時のマスクとしてフォトレジストを使用せず、制御ゲートの上面の露出を防止することのできる不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁

A memory cell MC is provided with a floating gate electrode 15a, a first inter-gate insulation film 16a arranged on the floating gate electrode 15a, and a control gate electrode 17a arranged on the first inter-gate insulation film 16a.例文帳に追加

メモリセルＭＣは、フローティングゲート電極１５ａと、フローティングゲート電極１５ａ上に配置される第１ゲート間絶縁膜１６ａと、第１ゲート間絶縁膜１６ａ上に配置されるコントロールゲート電極１７ａとを有する。 - 特許庁

A comparison part 81 compares input address signals AD0 to AD5 with fuse signals FS0 to FS5 which are address signals of failed memory cells, and outputs a control signal HT as "H" when the signals match each other.例文帳に追加

比較部８１において、入力されたアドレス信号ＡＤ０〜ＡＤ５と、不良メモリセルのアドレス信号であるヒューズ信号ＦＳ０〜ＦＳ５との比較を行ない一致した場合に制御信号ＨＴが「Ｈ」レベルとして出力される。 - 特許庁

The data allotted to the LUNs 0-3 is allotted to any one of a memory slot input/output control task 121, a printer input/output task 151, a scanner input/output task 153, and a PC-FAX input/output task 155.例文帳に追加

ＬＵＮ０〜３に振り分けられたデータは、それぞれメモリスロット入出力制御タスク１２１、プリンタ入出力タスク１５１、スキャナ入出力タスク１５３、ＰＣ−ＦＡＸ入出力タスク１５５のいずれかへ振り分けられる。 - 特許庁