「Gate structure」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

Consequently, a high dielectric constant gate insulation film having a multilayer structure including a nitrogen introduction layer having an effect of suppressing the penetration of a dopant such as B and a nitriding prevention layer which essentially has no requirement for introduction of nitrogen can be realized.例文帳に追加

これにより、Ｂなどの不純物の突き抜け抑制の効果のある窒素導入層と、本質的に窒素を導入する必要のない窒化防止層を含む層の多層構造からなる高誘電率ゲート絶縁膜を実現する。 - 特許庁

To provide a highly reliable semiconductor device which has a trench structure and reinforces tolerance to washing such as hydrofluoric acid washing for an insulating film between a gate electrode and a source electrode formed by embedding them in the trench.例文帳に追加

トレンチ構造の半導体デバイスにおいて、トレンチに埋め込まれて形成されたゲート電極とソース電極との間の絶縁膜のフッ酸洗浄などの洗浄に対する耐性を強化した信頼性の高い半導体デバイスの提供。 - 特許庁

To provide an overlaid in-mold film not generating peeling, breakage and whitening in the bonding part with a product part when an overlaid in-mold molded article is obtained simultaneously with molding by using an injection mold having a submarine gate structure.例文帳に追加

サブマリンゲート構造を有する射出成形用金型を用いて成形と同時にオーバーレイドインモールド成形品を得る場合に、製品部との貼着部分において剥離や破断、白化が発生しないオーバーレイドインモールドフィルムを提供する。 - 特許庁

Consequently, only a portion of the silicon substrate 1 which is exposed by not being covered by a gate structure 50 and the side wall spacer 9 is selectively removed and thereby a recess 11 is formed in the top face of the silicon substrate 1 in that part.例文帳に追加

これにより、ゲート構造５０及びサイドウォールスペーサ９によって覆われずに露出している部分のシリコン基板１のみが選択的に除去され、その部分におけるシリコン基板１の上面内にリセス１１が形成される。 - 特許庁

To provide a gate valve capable of smoothly and stably moving a valve element horizontally driven relative to the opening part of a chamber, increasing the moving speed thereof, and closing airtight the opening part by the valve element with a simple structure.例文帳に追加

チャンバーの開口部に対し水平駆動する弁体の移動が円滑で安定しその移動速度を向上できるとともに、簡易な構成で弁体により開口部を気密に閉塞することができるゲートバルブを提供する。 - 特許庁

When this structure is two-dimensionally viewed, each slit S of common electrodes 21A and 21B of each pixel 1A and 1B adjacent to each other sandwiching the gate line GL is extended obliquely in reverse directions on the basis of the display signal line DL.例文帳に追加

この構造を平面的にみると、ゲート線ＧＬを挟んで隣接する各画素１Ａ，１Ｂの共通電極２１Ａ，２１Ｂの各スリットＳは、表示信号線ＤＬを基準として逆向きの傾斜を有して延在している。 - 特許庁

After an isolation insulating film 1 is formed, a gate electrode constituted of a lamination structure of a first silicon oxide film 3, a first polycrystalline silicon film 4, an ONO film 5, a second polycrystalline silicon film 6 and a second silicon oxide film 7 is formed.例文帳に追加

素子分離絶縁膜１を形成後、第１のシリコン酸化膜３、第１の多結晶シリコン膜４、ＯＮＯ膜５、第２の多結晶シリコン膜６、第２のシリコン酸化膜７の積層構造からなるゲート電極部を形成する。 - 特許庁

A surface light emission type three-terminal light emitting thyristor having a pnpn structure has a gate electrode and a feed part wire arranged across a light emission part and is provided with a feed part electrode on the light emission part nearby the feed part wire.例文帳に追加

ｐｎｐｎ構造を有する面発光型の３端子発光サイリスタにおいて、発光部を挟んでゲート電極と給電部配線とを配置し、発光部上に、給電部配線に接近して、給電部電極を設けた。 - 特許庁

To attain embedding performance and reduction in channel resistance for an inter-diffusion-layer isolation insulating film in a semiconductor device of a trench gate structure having diffusion layers and an inter-diffusion-layer isolation insulating film partly recessed, formed in a semiconductor substrate.例文帳に追加

半導体基板に形成された拡散層および拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造を有する半導体装置において、拡散層間分離絶縁膜の埋設性とチャネル抵抗の低減を両立する。 - 特許庁

The power supply circuit (100) is provided with a rectifier (105), a start circuit connected to the rectifier, a gate drive structure connected to the start circuit and resonance and conversion circuits (120, 125) connected between the rectifier and resonance load circuit (135).例文帳に追加

電源回路（１００）は、整流器（１０５）と、整流器に接続されたスタート回路と、スタート回路に接続されたゲート駆動構成と、整流器と共振負荷回路（１３５）間に接続された共振変換回路（１２０，１２５）を備える。 - 特許庁

The selective transistor has a double-layer gate electrode structure composed of a charge store electrode 2 and a control electrode 4, the unit array of memory transistors is connected to source lines 12 and bit lines 7 via the memory transistors.例文帳に追加

メモリトランジスタと選択トランジスタとは、電荷蓄積電極２及び制御電極４からなる２層ゲート電極構造を有し、選択トランジスタを介してメモリトランジスタの単位列をソース線１２及びビット線７に接続している。 - 特許庁

The thin cast product for another kind of product having fine crystal grain structure and high molten metal filling-up ratio and little pin-hole and blow-hole can be obtained by applying the ultrasonic vibration to a sprue gate and the molten metal itself in addition to the core in the casting.例文帳に追加

鋳造中子以外にも、湯口ゲートや溶湯自身にも超音波振動を加振することにより、微細結晶粒組織の、溶湯充填率が高く、ピンホールや巣の少ない他品目のダイキャスト薄肉鋳造製品を得ることができる。 - 特許庁

To obtain an opening and closing device having an insertion detection mechanism for surely performing the insertion detection of an foreign matter even if there is a structure with a corner having a small radius of curvature in the outer circumferential edge of a mobile body or the inner circumferential edge of a gate.例文帳に追加

移動体の外周縁やゲートの内周縁に曲率半径が小さな角部を存在する構造であっても、確実に異物の挟み込み検出を行なえる挟み込み検出機構を有する開閉装置を得る。 - 特許庁

To provide a liquid crystal display apparatus having a structure for preventing a sealing member from oozing capable of preventing the sealing member from oozing out into a display area and without causing a short circuit or the like in a gate line and a signal line.例文帳に追加

シール部材の表示領域への染み出しを防止することができると共に、ゲート配線や信号配線に対し短絡等を起こすことがないシール部材の染み出し防止構造を有する液晶表示装置を提供する。 - 特許庁

To provide a power semiconductor device that has a trench gate structure and is improved in throughput and reduced in cost by suppressing the fluctuation of the electric characteristics of the device caused by the worked shape of the device, and to provide a method of manufacturing the device.例文帳に追加

トレンチゲート構造を有する電力用半導体装置において、加工形状に起因する電気特性のばらつきを小さく抑え、スループットが高く低コストな半導体装置および、その製造方法を提供する。 - 特許庁

To shorten the manufacturing process of a device by eliminating the need for a two layer gate structure and to provide an OTPROM having no danger of generation of bad data-hold due to secular degradation of insulating material.例文帳に追加

本発明の目的は、２層ゲート構造を不要とすることでデバイスの製造工程の短縮を図るとともに、絶縁物の経時的劣化によりデータの保持不良が発生する虞のないＯＴＰＲＯＭを提供することである。 - 特許庁

A memory cell gate electrode interconnection is disposed in a bit line intersection region (TWSA), and gates for an access transistor of a memory cell are interconnected to each other, to form an intersection structure of a bit line, by using metal interconnections (MTFB, MTSB) of the upper layer.例文帳に追加

ビット線交差領域（ＴＷＳＡ）にメモリセルゲート電極配線を配置して、メモリセルのアクセストランジスタのゲートを相互接続し、ビット線の交差構造を、その上層のメタル配線（ＭＴＦＢ，ＭＴＳＢ）を用いて形成する。 - 特許庁

To obtain a mounting metal fixture structural body which can uniform elongation of a flexible membrane in an erected state without incurring high cost and a flexible membrane rise and fall gate mounted to a structure to be mounted by the mounting metal fixture structural body.例文帳に追加

コスト高を招くことなく、起立状態での可撓性膜の伸びを均一化できる取り付け金具構造体と、この取り付け金具構造体によって被取り付け構造物に取り付けられた可撓性膜起伏ゲートを得る。 - 特許庁

Since it can be regarded from the physical structure of the MOSFET a capacitor exists between the gate and the drain, the output terminal of the amplifier 20 is connected through the serially connected resistor 21 and capacitor to a power source 11.例文帳に追加

ＭＯＳＦＥＴは、その物理的な構造から、ゲートとドレイン間にコンデンサが存在するとみなせるから、アンプ２０の出力端子は、直列に接続された抵抗２１とコンデンサとを介して電源１１に接続されることになる。 - 特許庁

To provide a semiconductor device that has a recess structure with a gate electrode made of Ti, Pt and Au, and suppresses diffusion of Pt or Au on Ti into an AlGaAs layer on a surface of an element region.例文帳に追加

Ｔｉ、ＰｔおよびＡｕからなるゲート電極を有するリセス構造を有し、Ｔｉ上のＰｔ若しくはＡｕが、素子領域表面のＡｌＧａＡｓ層に拡散することを抑制する半導体装置を提供する。 - 特許庁

Each support post 10A, 10B has a base part 50 fixed to the flap 2 by being tightened across the end edges of the gate 2 by a clamp structure and a columnar part 40 detachably supported by the base part 50.例文帳に追加

支柱１０Ａ，１０Ｂの各々は、クランプ構造により煽２の端縁を跨いで締め付けることにより煽２に固定される台座部５０と、この台座部５０に着脱可能に支持された柱状部４０とを有している。 - 特許庁

A SiO_2 thin film 107, a tangsten gate electrode 108, and a SiO_2 thin film 109 are selectively formed in this order on an n^+-type GaN semiconductor layer 104, and a stripe-shaped opening is formed in three-layer multi-layer structure.例文帳に追加

ｎ＋型ＧａＮ半導体層１０４上に選択的にＳｉＯ_２薄膜１０７、タングステンゲート電極１０８、ＳｉＯ_２薄膜１０９がこの順に形成され、３層の多層膜構造にはストライプ状の開口部が形成されている。 - 特許庁

When the time division drive method is used, a data signal side drive circuit 102 and a gate signal side drive circuit 103 are configured by TFT using a silicon film having specific crystal structure, whose operation speed is extremely fast.例文帳に追加

また、時分割駆動方式を用いる際、データ信号側駆動回路１０２及びゲート信号側駆動回路１０３を、特異な結晶構造を有するシリコン膜を用いた極めて動作速度の速いＴＦＴで形成する。 - 特許庁

A memory cell structure for a memory device includes a read transistor 120 having a floating gate node FG, a tunneling capacitor 130 having a first programming terminal 160, and a coupling capacitor stack 200 having a second programming terminal 150.例文帳に追加

メモリデバイス用メモリセル構造は、フローティングゲートノードＦＧを有したリードトランジスタ１２０と、第１プログラミング端子１６０を有したトンネリングコンデンサ１３０と、第２プログラミング端子１５０を有したカップリングコンデンサスタック２００とを具備する。 - 特許庁

The bottom gate TFT structure of a channel and etch type is adopted, and the patterning of a source area 119 and a drain area 120 and the patterning of source wiring 121 and a pixel electrode 122 are performed by the same photomask.例文帳に追加

本発明では、チャネル・エッチ型のボトムゲートＴＦＴ構造を採用し、ソース領域１１９及びドレイン領域１２０のパターニングとソース配線１２１及び画素電極１２２のパターニングを同じフォトマスクで行うことを特徴とする。 - 特許庁

The semiconductor device has a structure in which it is not necessary to provide an opening of the resist in a narrow region between ohmic electrodes 10 by forming the gate electrode 12 before the ohmic electrodes 10 are formed and resist hardly pools.例文帳に追加

オーミック電極１０を形成する前にゲート電極１２を形成することで、オーミック電極１０間の狭い領域にレジストパターンの開口部を設ける必要がなくなり、レジスト溜まりが生じにくい構造となっている。 - 特許庁

This structure is formed by the row of the electron emission devices (47) and the asymmetrical layout of the bands (49) of the gate electrode, and is provided with means for focusing electron beams emitted from the electron emission devices (47).例文帳に追加

この構造は、電子放出素子（４７）の列及び隣接するゲート電極のこれらのバンド（４９）の非対称なレイアウトによって形成され、電子放出素子によって放出された電子ビームのための集束手段も備える。 - 特許庁

The field oxide areas adjacent to the transistor trenches are then recessed so that subsequently deposited polysilicon for gate structure formation can be polished relative to the adjacent and elevated silicon nitride.例文帳に追加

その後にデポジットされたポリシリコンであって、ゲート構造形成のためのポリシリコンを、隣接し隆起した窒化シリコン構造に対して研磨できるようにするため、このトランジスタトレンチに隣接するフィールド酸化物領域に窪みが設けられる。 - 特許庁

In the fixed structure of the injection-molded magnet which bonds/fixes the magnet 10 containing an iron component and is injection-molded to an object to be fixed, the gate cut part 17 of the magnet 10 is positioned on a bonding/fixing surface 16 to the object.例文帳に追加

鉄成分を含有し射出成形されたマグネット１０を固定対象に接着固定する射出成形マグネットの固定構造であって、マグネット１０のゲートカット部１７が、固定対象への接着固定面１６に位置する。 - 特許庁

This impervious earth-retaining wall executed for the construction of an underground open-cut structure is constituted of a steel pipe sheet pile with a gate for allowing the passing of underground water flow at an optional time at a part corresponding to the underground water flow.例文帳に追加

地下開削構造物の造築のために施工される遮水性山留め壁であって、地下水流に対応した部分に任意の時期に地下水流を通過させるゲート付鋼管矢板で構成されていることを特徴とする。 - 特許庁

A resistance element is constituted, by using the two-layer gate structure, the first conductor is used as a resistor, and the second conductor and the insulation film are removed, with respect to a region of a part of the first conductor.例文帳に追加

抵抗素子は、二層ゲート構造を用いて構成され、第１の導電体が抵抗体として用いられ、この第１の導電体上の一部の領域に関し第２の導電体及び絶縁膜が除去されている。 - 特許庁

To provide a simple structure of a rotary gate as a parking device for bicycles capable of taking in and out a vehicle speedily, excellent in durability, easily provided with a lock mechanism, and reduced in cost.例文帳に追加

駐輪場のゲートとして、車両の出し入れを迅速に行うことができる回転式ゲートであって、構造が簡単で耐久性に優れると共に、ロック機構が容易に併設できて低コスト化が図れる構造を提供する。 - 特許庁

The resistance of wirings is reduced in a three-layer structure of gate electrodes in pixels, by forming a material film containing W as a main component, a material film containing Al as a main component, and a material film containing Ti as a main component.例文帳に追加

本発明は、画素部のゲート電極をＷを主成分とする材料膜と、Ａｌを主成分とする材料膜と、Ｔｉを主成分とする材料膜との３層構造として配線の低抵抗化を図るものである。 - 特許庁

To provide a semiconductor storage device in which contact resistance can be reduced when a trench capacitor is connected to a source region or a drain region of MOSFET in a fine gate structure by using a surface trap, and to provide a manufacturing method of the device.例文帳に追加

サーフェスストラップを用いてトレンチキャパシタとフィンゲート構造のＭＯＳＦＥＴのソース領域又はドレイン領域とを接続する場合に、コンタクト抵抗を低減出来る半導体記憶装置及びその製造方法を提供する。 - 特許庁

The laminated structure film on the first Mo, MoOx, and second Mo films 10, 10A, and 11 is formed on the Al film 9, thus preventing corrosion, due to buffered fluoric acid solution and alkaline- based developer in the gate electrode.例文帳に追加

第１Ｍｏ膜１０／ＭｏＯ_ｘ膜１０Ａ／第２Ｍｏ膜１１の積層構造膜を、Ａｌ膜９上に形成することにより、ゲート電極の緩衝フッ酸溶液及びアルカリ系現像液による腐食を防止出来る。 - 特許庁

In this structure, ingress of the expired gas container 13 into the carriage passage 4 is restricted by the ingress restricting gate 3 and accordingly a failure of the device due to forced pushing of the expired gas container 13 into the carriage passage 4 is prevented.例文帳に追加

この構成においては、進入規制ゲート３により搬送経路４への呼気ガス容器１３の進入が規制されるため、搬送経路４への呼気ガス容器１３の無理な押し込みによる装置の故障が防止される。 - 特許庁

The SRAM having an asymmetric silicide film has a semiconductor substrate 100 that has a lower structure in a predetermined form on which a transmission transistor 20 and a drive transistor 10 are formed separately with a predetermined interval; and spacers 107 are formed on sidewalls of gate insulating-films 105 and gate electrodes 106 of the transmission transistor 20 and the drive transistor 10 respectively.例文帳に追加

非対称シリサイド膜を有するＳＲＡＭは、所定形状の下部構造を有する半導体基板１００に、所定の間隔をおいて伝送トランジスター２０及び駆動トランジスター１０が離隔して形成され、前記伝送トランジスター２０及び駆動トランジスター１０のゲート絶縁膜１０５及びゲート電極１０６の側壁にはスペーサー１０７を各々形成する。 - 特許庁

The liquid crystal display device includes gate lines 21 and data lines 60 defining pixel regions by a crossing structure, a pixel electrode 100 formed in the pixel region and having a diagonal side formed adjacent to a crossing portion of the gate line and the data line, and a light blocking pattern 23 preventing light leakage and formed parallel to the diagonal side of the pixel electrode.例文帳に追加

交差構造で画素領域を定義するゲートライン２１及びデータライン６０と、前記画素領域に形成され、前記ゲートライン及び前記データラインの交差部と隣接する一辺が傾斜して形成された画素電極１００と、前記画素電極の傾斜した一辺と並んで形成されて光漏れを遮蔽する光遮蔽パターン２３とを含む液晶表示装置及びその製造方法。 - 特許庁

To provide a semiconductor device which includes a metal gate electrode having a boundary between metal and silicon or a boundary between a silicide and silicon or the like parallel to a substrate surface in the metal gate electrode where the connection resistance of a transistor is small, characteristic deterioration such as a delay of the transistor during high-speed operation or a variation of transistor characteristics can be prevented, and a low-cost structure is formed.例文帳に追加

メタルゲート電極内に基板面に対して平行な金属とシリコンなどとの境界又はシリサイドとシリコンなどとの境界を含むメタルゲート電極において、トランジスタの接続抵抗が小さく、高速動作時のトランジスタの遅延又はトランジスタ特性のばらつきなどの特性劣化の懸念がなく、且つ、低コストな構造を有する半導体装置を提供する。 - 特許庁

In a method of manufacturing a semiconductor device, which forms source and drain regions 7 using a dummy gate electrode 40 and thereafter, the electrode 40 is removed to form a gate electrode, and after the electrode 40 is removed, an ion implantation for forming regions 52 of a pocket structure is performed so that an angle implantation 521 using a step implantation is performed in a groove, where the electrode 40 existed.例文帳に追加

ダミーゲート電極４０を用いてソースドレイン領域７を形成した後にダミーゲート電極を除去して、ゲート電極を形成する半導体装置の製造方法において、ダミーゲート電極４０を除去した後に、ポケット構造領域５２を形成するイオン注入を、ダミーゲート電極があった溝に対してステップ注入による角度注入５２１によって行う。 - 特許庁

Thus, the lower source region 5b and lower drain region 6b are formed in the source region and drain region, and consequently current concentration above a channel region 9 caused as a gate length L becomes shorter is suppressed to make a current flow uniformly over the entire channel region 9, so that an effective gate width is widened by the uneven structure formed in the well region 2.例文帳に追加

このように、ソース領域、ドレイン領域に下部ソース領域５ｂ、下部ドレイン領域６ｂを形成することにより、ゲート長Ｌが短くなるにつれて生じるチャネル領域９の上方の電流集中を抑えチャネル領域９全体に均一に電流を流すことができるようになり、ウェル領域２に形成された凹凸構造によって実効的なゲート幅が広がる。 - 特許庁

The liquid crystal display panel is constituted of a substrate 101, a gate electrode 104 formed thereon and composed of metal, an insulating film 107 formed on the gate electrode, a polycrystalline indium tin oxide film 117, having a crystal structure of a cubic bixbyte type and formed on the insulating film and a source and drain electrode 110 formed on the polycrystalline indium tin oxide film.例文帳に追加

液晶表示パネルの基板１０１上に、金属で形成したゲート電極１０４と、該ゲート電極の上に形成した絶縁膜１０７と、該絶縁膜の上に形成したキュービック・ビックスバイト型の結晶構造を有する多結晶酸化インジウムスズ膜１１７と、該多結晶酸化インジウムスズ膜上に形成したソース・ドレイン電極１１０とを有して構成されている。 - 特許庁

The element substrate 10 of the electro-optical device 100 uses a semiconductor substrate 11 formed of a single crystal silicon substrate as the main substrate and forms a first gate electrode 11a of a pixel transistor 30 in a back gate structure and the first electrode 11b of a holding capacitor 60 simultaneously, by introducing impurities into the surface of the semiconductor substrate 11.例文帳に追加

電気光学装置１００の素子基板１０では、基板本体として、単結晶シリコン基板からなる半導体基板１１を用い、半導体基板１１の表面に不純物を導入することによって、バックゲート構造を備えた画素トランジスター３０の第１ゲート電極１１ａ、および保持容量６０の第１保持容量電極１１ｂを同時形成する。 - 特許庁

The SRAM has source/drain electrodes of the transmission transistor 20 and the drive transistor 10 to which impurities are implanted in the semiconductor substrate between the gate electrodes 106; and a silicide blocking film 110 formed on a top of the structure in the transmission transistor area, and a silicide film 112 formed on a top of the gate electrode and a surface of the source/drain electrodes of the drive transistor.例文帳に追加

前記ゲート電極１０６の間の半導体基板内に、不純物が注入された前記伝送トランジスター２０と前記駆動トランジスター１０のソース／ドレーン電極を有し、前記伝送トランジスター領域の構造物の上部にシリサイドブロッキング膜１１０と、前記駆動トランジスターのゲート電極の上部及びソース／ドレーン電極の表面にシリサイド膜１１２を形成する。 - 特許庁

The memory part comprises a laminated substructure ML having a plurality of laminated electrode films 61 and a plurality of inter-electrode insulating films 62 provided between a plurality of electrode films; a laminated select gate electrode SG; a semiconductor pillar SP passing through the laminated structure and the select gate electrode; and a memory layer 48 provided between electrode films and the semiconductor pillar.例文帳に追加

メモリ部は、積層された複数の電極膜６１と、複数の電極膜どうしの間に設けられた電極間絶縁膜６２と、を含む積層構造体ＭＬと、積層構造体と積層された選択ゲート電極ＳＧと、積層構造体及び選択ゲート電極を貫通する半導体ピラーＳＰと、電極膜と半導体ピラーとの間に設けられた記憶層４８と、を含む。 - 特許庁