「Gate structure」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

The thin film transistor 10 has a polycrystalline silicon film 1a as an active layer and has a multi-gate structure where a first thin film transistor section 10a on the drain side and a second thin film transistor 10b on the source side are connected in series.例文帳に追加

薄型トランンジスタ１０は、多結晶シリコン膜１ａを能動層として有しており、ドレイン側の第１の薄膜トランジスタ部１０ａと、ソース側の第２の薄膜トランジスタ部１０ｂとが直列接続されたマルチゲート構造を有している。 - 特許庁

A polysilicon layer 6 connected to a gate electrode is formed on a silicon substrate 7, an interlayer insulating film 5 is formed thereupon, and further the bonding pad where a metal layer 2, 3, 4, having a three-layer structure, is contacted directly and laminated, is formed thereupon.例文帳に追加

シリコン基板７上にゲート電極につながる多結晶シリコン層６が形成され、その上に層間絶縁膜５が形成され、さらにその上に３層構造のメタル層２，３，４が直接接触して積層されたボンディングパッドが形成されている。 - 特許庁

The gate electrode 1 has stacked structure where at least two layers of conductive materials are piled up, and the conductive material in the upper layer 1b close to the semiconductor film 5 is lower in heat conductivity than the conductive material in the lower layer 1a close to the substrate 0.例文帳に追加

ゲート電極１は、少なくとも二層の導電材料を重ねた積層構造を有し、半導体薄膜５に近い上層１ｂの導電材料は基板０に近い下層１ａの導電材料に比較して熱伝導度が低い。 - 特許庁

To obtain a structure for fixing an actuator motor and a switch to a pan type fixing base disposed at an upper part of an ice making chamber through a gate type fixing bracket in which the actuator motor and the switch can be fixed removably from the front side.例文帳に追加

製氷室の上方部に設けた皿状の取付用ベースに、門形の取付ブラケットを介してアクチュエータモータ、切替スイッチを取付ける取付構造において、アクチュエータモータ、切替スイッチを製氷室の前面側から取外し可能とする。 - 特許庁

In what is called a CS on-gate structure where auxiliary capacitance PCS1 is formed on a scanning line WLn, the conductivity of a switching element transistor NTr1 is different from that of the electrode made of the semiconductor film of the auxiliary capacitance PCS1.例文帳に追加

補助容量ＰＣＳ１が走査線ＷＬｎ上に形成されるいわゆるＣＳオンゲート構造において、スイッチング素子であるトランジスタＮＴｒ１の導電性は、補助容量ＰＣＳ１の半導体膜からなる電極の導電性と異なる。 - 特許庁

The apparatus has a so-called CS on-gate structure having an auxiliary capacitor PCS1 formed on a scan line WLn, wherein the conductivity of a transistor NTr1 as a switching element is different from the conductivity of an electrode comprising a semiconductor film of the auxiliary capacitor PCS1.例文帳に追加

補助容量ＰＣＳ１が走査線ＷＬｎ上に形成されるいわゆるＣＳオンゲート構造において、スイッチング素子であるトランジスタＮＴｒ１の導電性は、補助容量ＰＣＳ１の半導体膜からなる電極の導電性とは異なる。 - 特許庁

The current/voltage characteristics of a U-shaped transistor structure is controlled by the performance of a corner part of a device, over the entire gate voltage range, and thereby the short-channel effect is suppressed minimally; and a current under a threshold and a drive current are optimized.例文帳に追加

Ｕ字形トランジスタ構造の電流−電圧特性は、ゲート電圧範囲全体にわたって、デバイスの角部分の性能によって支配され、短チャネル効果が最小限に抑えられ、閾値下の電流及び駆動電流が最適化される。 - 特許庁

A drain region of the first MISFET is formed as a low concentration drain structure containing a low concentration part and a high concentration part, and a side wall spacer is coated so as to follow an underlayer on a side surface of a gate electrode and on a surface of the low concentration part of the drain region.例文帳に追加

第１のＭＩＳＦＥＴのドレイン領域が、低濃度部と高濃度部とを含む低濃度ドレイン構造とされており、サイドウォールスペーサが、ゲート電極の側面及びドレイン領域の低濃度部の表面を、下地に倣うように覆っている。 - 特許庁

To provide a method of a fabricating a flash memory device that can reduce an interference phenomenon between memory cells adjacent to each other by forming a floating gate with a structure with multiple layers of conductive films stacked therein.例文帳に追加

本発明は、フローティングゲートを多層の導電膜が積層された構造で形成して隣接するメモリセル間の干渉現象を減少させることが出来るフラッシュメモリ素子の製造方法を提供することを可能にすることを目的としている。 - 特許庁

There is provided a driving method of the magnetic memory element, in which current variation depending on the direction of the current is reduced by changing a gate voltage of a transistor when applying the current in order to record data to a magneto-resistance structure.例文帳に追加

本発明は、磁気抵抗構造体にデータを記録するために電流を印加する際、トランジスタのゲート電圧を変化させることによって、電流方向による電流量の変化を減少させることができる磁気メモリ素子の駆動方法である。 - 特許庁

The die 1 for die casting with a three piece type structure comprises a fixed pattern 2, an intermediate pattern 3, a movable pattern 4, a first cavity 51, a connection sleeve 52, a first runner 53, a pin gate 54, an extended sleeve 57 fitted with an insert 33 for the extended sleeve or the like.例文帳に追加

３枚型構造のダイカスト用金型１は，固定型２，中間型３，可動型４，第１キャビティ５１，連結スリーブ５２，第１ランナー５３，ピンゲート５４及び延設スリーブ用入子３３を嵌入した延設スリーブ５７等を有している。 - 特許庁

The gate overlap capacitance can be reduced while not reducing the drive current by setting impurity concentration of the source/drain layer under the double-angle smile oxidation structure (area surrounding the point B) to the range of 4 × 10^18cm^-3±40%.例文帳に追加

そして、ダブル角度スマイル酸化構造下（Ｂ点周囲）のソース・ドレイン層の不純物濃度を、４×１０^１８ｃｍ^−３±４０％の範囲に設定することで、駆動電流は減少させず、ゲートオーバーラップキャパシタンスを低減することができる。 - 特許庁

The transistors both are transistors having MFMIS structure, at the time of writing data, voltage is applied directly to a floating gate electrode FG of the transistor from a pair of bit line BLP1 through a pair of selecting transistor WTP11 for write-in.例文帳に追加

該トランジスタは、ともにＭＦＭＩＳ構造のトランジスタであり、データ書き込み時には、該トランジスタのフローティングゲート電極ＦＧに対し、書込み用セレクトトランジスタ対ＷＴＰ１１を介して、ビットライン対ＢＬＰ１から、直接的に電圧を印加する。 - 特許庁

To provide a semiconductor device structured of a MOS transistor having a trench gate structure, which secures a desired breaking capacity even when a unit cell is microfabricated, and suppresses variation of threshold voltages of respective cells.例文帳に追加

トレンチゲート構造を有するMOSトランジスタから構成される半導体装置において、単位セルを微細化しても所望の遮断耐量を確保し、かつセルごとのしきい値電圧のばらつきを抑制したトレンチゲート構造を有する半導体装置を提供する。 - 特許庁

In this thin-film transistor of a top contact/bottom gate structure, a contact layer 19 containing an organic semiconductor material and an acceptor-property material or a donor-property material is formed between an organic semiconductor layer 17 and a source electrode 21s/drain electrode 21d.例文帳に追加

トップコンタクト・ボトムゲート構造の薄膜トランジスタにおいて、有機半導体層１７とソース電極２１ｓ／ドレイン電極２１ｄとの間に、有機半導体材料と共にアクセプタ性材料またはドナー性材料を含有するコンタクト層１９を設けた。 - 特許庁

To provide an electron-emitting element which prevents a gate electrode and a focusing electrode from becoming same potential and desired electron beam diameter not being obtained, and of which the circuit structure can be made simple, a display device and an imaging device having the same.例文帳に追加

ゲート電極とフォーカス電極とが同電位になって所望の電子ビーム径が得られなくなることを回避するとともに、回路構成を簡素化することができる電子放出素子、それを備えた表示装置及び撮像装置を提供すること。 - 特許庁

In a method for manufacturing a semiconductor device such as an SiC-based vertical power MISFET using a silicon carbide semiconductor substrate, a channel region, a source region and a gate structure are formed in a self-alignment manner with each other.例文帳に追加

本願発明は、シリコンカーバイド系半導体基板を用いたＳｉＣベースの縦型パワーＭＩＳＦＥＴ等の半導体装置の製造方法において、チャネル領域、ソース領域、およびゲート構造を相互に自己整合的に形成するものである。 - 特許庁

To provide a semiconductor device that includes an Ni-FUSI/SiON or High-k gate insulating film structure that is easily manufactured and a CMIS having a low threshold voltage Vth, and to provide a manufacturing method for the semiconductor device.例文帳に追加

製造が容易なＮｉ−ＦＵＳＩ／ＳｉＯＮあるいはＨｉｇｈ−ｋゲート絶縁膜構造および低いしきい値電圧Ｖｔｈを有するＣＭＩＳを備えた半導体装置およびその製造方法を提供することを可能にする。 - 特許庁

An amorphous oxide film used as a channel layer 13 of a transistor including a gate electrode 12, a drain electrode 17, and a source electrode 18 has orderliness in structure over a distance being ≥5 Å and <22 Å.例文帳に追加

ゲート電極１２、ドレイン電極１７及びソース電極１８を備えるトランジスタのチャネル層１３として利用される非晶質酸化物膜において、約５Å以上２２Å未満の距離に渡って、構造に秩序性があることを特徴とする。 - 特許庁

Also, the gate structure has an oxygen-dope titanium membrane 3 (the film is mixed with amorphous titanium that oxygen is doped, and amorphous titanium oxide or titanium oxide microcrystals) below the platinum microcrystals 5 with the Pt-Ti-O region in the grain boundary 6.例文帳に追加

さらに、結晶粒界６にＰｔ−Ｔｉ−Ｏ領域を有するプラチナ微結晶５の下に、酸素ドープチタン膜３(酸素をドープした非晶質のチタン、非晶質酸化チタン、または、酸化チタン微結晶が混じり合った膜)を形成した構造とする。 - 特許庁

To achieve a large capacity by improving a charge storage density in a semiconductor memory element containing a so called MONOS type structure memory cell having a tunnel insulating film, a charge storage film, a blocking film and a gate electrode on a semiconductor substrate.例文帳に追加

半導体基板上において、トンネル絶縁膜、電荷蓄積膜、ブロッキング膜及びゲート電極を有する、いわゆるＭＯＮＯＳ型構造のメモリセルを含む半導体記憶素子において、その電荷蓄積密度を向上させ、大容量化を達成する。 - 特許庁

The semiconductor device has a structure which comprises an island shape semiconductor layer arranged on a substrate, insulating layer which is arranged on one surface and side of the island shape semiconductor layer, and a gate electrode arranged on the island shape semiconductor layer through the insulating layer.例文帳に追加

基板上に設けられた島状の半導体層と、島状の半導体層の一表面上及び側面に設けられた絶縁層と、絶縁層を介して島状の半導体層上に設けられたゲート電極と、を有する構造とする。 - 特許庁

A semiconductor layer uses an oxide semiconductor film containing In, Ga, and Zn, and comprises an inverted stagger type (bottom gate structure) thin-film transistor, in which a buffer layer is formed among the semiconductor layer, a source electrode layer, and a drain electrode layer.例文帳に追加

半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられた逆スタガ型（ボトムゲート構造）の薄膜トランジスタを含むことを要旨とする。 - 特許庁

The fact that a double spacer structure of the first and second gate spacers prevents an occurrence of a void between the gates prevents an active region from being opened in subsequent steps and a silicide from being formed on it.例文帳に追加

第１ゲートスペーサと第２ゲートスペーサの二重スペーサ構造によってゲートとゲートの間にボイドが発生することを防止することで、後続工程でアクティブ領域がオープンされてその上にシリサイドが形成されることを防止することができる。 - 特許庁

To provide a highly reliable trench gate MOSFET (T-MOS) having no variation in characteristics by etching a layer embedding an impurity semiconductor for a uniform three-dimensional structure to eliminate multiplex level difference stably and stabilizing the end point waveform.例文帳に追加

一様な立体構造に対して、不純物半導体埋め込み層をエッチングにより安定した、多重段差を解消し、エンドポイント波形の安定化を図り、特性ばらつきがなく信頼性の高いトレンチゲートＭＯＳＦＥＴ（Ｔ−ＭＯＳ）を提供する。 - 特許庁

To provide a semiconductor device having high reliability for a withstand voltage, leakage characteristics and the like by providing a structure which prevents stress generated owing to metal wiring from directly acting on a trench, as to the semiconductor device having a trench gate.例文帳に追加

トレンチゲートを有する半導体装置に関して、金属配線により生じる応力が直接トレンチに作用するのを防止する構造を設けることで、耐圧、リーク特性等について高い信頼性を持つ半導体装置を提供する。 - 特許庁

To provide a post mounting structure capable of showing excellent mounting workability for a gate door, saving labor during work, improving the mounting strength of a post and preventing the vibration and tottering of the post after work.例文帳に追加

門扉への取り付け施工性に優れ、しかも人手がかからず省施工化を達成することができると共に、ポストの取り付け強度を向上させて施工後におけるポストの揺れやぐらつき等を防止できるポストの取付構造を提供する。 - 特許庁

After insulation spacers 52 and 54 are formed on the side wall of the gate structure 30, an insulation region that is made of a nitride blanket 60, and bonate-prosphste-silicate glass is formed, and the insulation region is polished and flattened by the CMP method up to the nitride blanket 60.例文帳に追加

ゲート構造３０の側壁上に絶縁スペーサ５２，５４を形成した後、窒化物ブランケット６０および硼燐珪酸ガラスからなる絶縁領域を形成し、絶縁領域を窒化物ブランケット６０までＣＭＰ法で研磨し平坦化する。 - 特許庁

If the IGBT has an abnormal structure, since two areas positioning at both sides of the trench 5 in a range of a low collector voltage, the capacities of gate insulating films 6a and 6b of one area side and the other area side are measured.例文帳に追加

ＩＧＢＴが異常構造の場合、コレクタ電圧が低い範囲では、トレンチ５の両側に位置する２つの領域が導通しているため、一方の領域側と他方の領域側のゲート絶縁膜６ａ、６ｂの容量が測定される。 - 特許庁

To prevent the adhesion of ocean organisms on an underwater structure such as the bottom of a ship, an underwater tank, a buoy, a water gate, a net or a cage for cultivation, or the like by a nontoxic pigment, and keep a stable antifouling function for a long time.例文帳に追加

無毒性の顔料によって船舶の船底、水中タンク、ブイ、水門、養殖用網若しくは籠その他の水中構造物に海洋生物が付着するのを防止し、長期的に亙って安定した防汚性能を維持するようにする。 - 特許庁

To provide a semiconductor device having a structure, in which the quantity of a threshold voltage shifted is reduced even when a voltage is applied to a gate electrode for a prolonged term under the state of a high temperature and a moisture resistance is improved, and to provide a manufacturing method for the semiconductor device.例文帳に追加

本発明は、高温にした状態で長時間ゲート電極に電圧を印加した場合でも閾値電圧のシフト量が小さく、且つ耐湿性に優れた構造を有する半導体装置及びその製造方法を提供する。 - 特許庁

Related to a structure wherein an insulating member is formed on a conductive layer which is to be a gate electrode 103, a trench extending from the insulating member o a substrate 101 is formed by etching as far as a lower part 104b according to a resist film covering an element region.例文帳に追加

ゲート電極１０３となる導電層の上に絶縁部材（図示せず）を形成した構造に、素子領域を覆うレジスト膜（図示せず）に従って絶縁部材から基板１０１に至るトレンチを下部１０４ｂまでエッチングして形成する。 - 特許庁

The eaves portion is formed as follows: a stacked-layer structure in which a conductive layer, an insulating layer and a semiconductor layer are stacked in this order is etched collectively to determine a pattern of a gate electrode; and a pattern of the semiconductor layer is formed while side-etching is performed.例文帳に追加

庇部は、導電層、絶縁層、半導体層が順次積層された積層構造を一括でエッチングしてゲート電極のパターンを確定した後、半導体層のパターンを形成するとともにサイドエッチングを行うことによって形成する。 - 特許庁

This trench is wider than a trench having a trench gate structure in an active region part 11.例文帳に追加

周辺耐圧構造部３１において、ｎ^+ＳｉＣ層１２の上にｎ^-ＳｉＣ層１３、ｎＳｉＣ層１４およびｐＳｉＣ層１５が順次設けられており、ｐＳｉＣ層１５およびｎＳｉＣ層１４を貫通してｎ^-ＳｉＣ層１３に達するトレンチ３２が形成されている。 - 特許庁

Gate switches 30-1 to 30-3 are capable of switching attenuation of an uplink signal and installed distributively in subscriber house side distribution lines and trunk line of a CATV transmission line in a tree structure with an optical node 26-1 continued to a head end 20 as an origin.例文帳に追加

ゲートスイッチ３０−１〜３０−３は上り信号の減衰量が切替可能であり、ヘッドエンド２０に続く光ノード２６−１を起点にツリー構造をとるＣＡＴＶ伝送路の加入者宅側の分配線及び幹線に分散設置される。 - 特許庁

To provide a lifting and falling gate for hydraulic power generation provided with a structure applicable to the hydraulic power generation utilizing hydraulic power energy of a flowing waterway and equipped with a constitution enabling the maintenance work to easily carry out after the installation and a lifting and falling type hydraulic power generator.例文帳に追加

流水路の水力エネルギを利用した水力発電に適した構造を有し、設置後のメンテナンス作業を容易に行い得る構成を備えた水力発電用昇降ゲートおよび昇降型水力発電装置を提供する。 - 特許庁

The thin film transistor (TFT) substrate includes a gate electrode 33 of a laminate structure constituted of an AlN film 51 as a nitrogen containing layer; an Al film 50 as a main wiring layer; and an upper layer wiring layer composed of a MoN film 54 and a Mo film 53.例文帳に追加

ＴＦＴ基板は、窒素含有層としてのＡｌＮ膜５１と、主配線層としてのＡｌ膜５０と、ＭｏＮ膜５４とＭｏ膜５３とからなる上層配線層とにより構成された積層構造のゲート電極３３を有している。 - 特許庁

To provide a non-volatile semiconductor memory and a manufacturing method therefor, in whose structure, even when a contact hole cannot be made accurately on its word line, an electrical signal sent from a peripheral circuit is transferred surely to its control gate via its word line.例文帳に追加

コンタクトホールをワード線上に精度良く開口できない場合でも、周辺回路からの電気信号がワード線を介して確実に制御ゲートに伝達される構造の不揮発性半導体記憶装置およびその製造方法を提供すること。 - 特許庁

To provide a trench MCS semiconductor device equipped with a gate of MOS structure provided inside the trench, in which a floating well is not formed on the periphery without sacrificing an active area and deteriorating the device in withstand voltage characteristics.例文帳に追加

トレンチ内に設けられたＭＯＳ構造のゲートを有するトレンチ型ＭＯＳ半導体装置において、活性面積を犠牲にすることなく、また耐圧特性を劣化させることなく、外周にフローティングウェルを作らない構造を提供する。 - 特許庁

In a P-channel MOS transistor 50 having an SOI structure, an element formation region 20 the surrounding of which is isolated by an element isolation region is provided with a gate electrode 7, a P^+ drain layer 8, a P^+ source layer 9, a P^+ source layer 11, and an N^+ layer 10.例文帳に追加

ＳＯＩ構造Ｐｃｈ ＭＯＳトランジスタ５０は、周囲を素子分離領域で分離された素子形成領域２０に、ゲート電極７、Ｐ^＋ドレイン層８、Ｐ^＋ソース層９、Ｐ^＋ソース層１１、及びＮ^＋層１０が設けられる。 - 特許庁

To read out a signal from a light receiving unit to a vertical transfer register by two-layer gate electrodes of a simple structure, and control reading out from the vertical transfer register to a horizontal transfer register and an electric charge transfer direction for each column.例文帳に追加

構成が簡単な２層のゲート電極により、受光部から垂直転送レジスタへの信号読み出し、垂直転送レジスタから水平転送レジスタへの信号読み出しおよび垂直転送レジスタの電荷転送方向を列毎に制御する。 - 特許庁

The semiconductor device includes a staggered (a top gate structure) thin-film transistor in which an oxide semiconductor film containing In, Ga, and Zn is used as a semiconductor layer and a buffer layer is provided between the semiconductor layer and a source and drain electrode layers.例文帳に追加

半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられた順スタガ型（トップゲート構造）の薄膜トランジスタを含むことを要旨とする。 - 特許庁

To provide the forming method of a silicon-germanium(SiGe) film, which reduces the surface roughness of the silicon-germanium(SiGe) film and can improve the set up of gate structure and an electric characteristic.例文帳に追加

本発明は、シリコン−ゲルマニウム（ＳｉＧｅ）膜の表面粗さを減らしてゲート構造のセットアップ及び電気的特性を改善することが可能なシリコン−ゲルマニウム（ＳｉＧｅ）膜の形成方法を提供することを可能にすることを目的としている。 - 特許庁

In a different example, the semiconductor device is a transistor and structure formed on the layer of the suboxide material is a gate electrode (containing polycrystalline silicon, tungsten, titanium, tungsten nitride, titanium nitride, platinum, aluminum or arbitrary combinations of them).例文帳に追加

別の実施例では、半導体デバイスはトランジスタであり、この場合、亜酸化物材料の層の上に形成される構造はゲート電極（好ましくは多結晶シリコン、タングステン、チタン、窒化タングステン、窒化チタン、白金、アルミニウム又はその任意の組合せを含む）である。 - 特許庁

The gate electrode is connected to a first ferroelectric substance capacitor, and a second capacitor which is the ferroelectric substance capacitor which is smaller in a residual polarization than the first capacitor, or is a normal dielectric capacitor having a perovskite structure.例文帳に追加

ゲート電極に、第１の強誘電体キャパシタと、第２のキャパシタを接続し、且つ第２のキャパシタは第１のキャパシタよりも残留分極が小さい強誘電体キャパシタであるか、またはペロブスカイト構造を有する常誘電体キャパシタとする。 - 特許庁