「IO」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

In the case of halting the operation of a voltage regulator 3 and supplying a power supply voltage VT for test for a second logic circuit block 2, an overall LSI is initialized by a reset signal RST, then a register 4 is set by an input signal IO via a first logic circuit block 1, and the voltage regulator 3 is halted by a power-down signal PWD.例文帳に追加

電圧レギュレータ３の動作を停止してテスト用の電源電圧ＶＴを第２の論理回路ブロック２に供給する場合、リセット信号ＲＳＴでＬＳＩ全体を初期化した後、入力信号ＩＯにより第１の論理回路ブロック１を介してレジスタ４をセットし、パワーダウン信号ＰＷＤで電圧レギュレータ３を停止させる。 - 特許庁

Selection is instructed to a first register means to be arranged on an address space of a CPU (2) such as an internal I/O register of an IO port (11) by outputting a control signal from the CPU and input and output are performed by a data bus (SDDB) separated from a bus (IDB) to be used for reading the instruction of the CPU.例文帳に追加

ＩＯポート（１１）の内部Ｉ／Ｏレジスタなどの、ＣＰＵ（２）のアドレス空間上に配置される、第１のレジスタ手段に対して、ＣＰＵから制御信号を出力して、選択の指示を行なうとともに、ＣＰＵの命令リードに使用するバス（ＩＤＢ）とは、分離されたデータバス（ＳＤＤＢ）によって、入出力を行なうようにする。 - 特許庁

To provide a semiconductor device which does not depend upon a potential of an output of an LCD drive, can alter arbitrarily a VDD potential, and can cope with a wide range of system, in the semiconductor device in which an LCD drive output circuit of a semiconductor integrated circuit such as a microcomputer, and a combination terminal of an input and output (IO) circuit are integrated.例文帳に追加

マイコン等、半導体集積回路のＬＣＤ駆動出力回路とＩＯ入出力回路の兼用端子を内蔵した半導体装置において、ＬＣＤ駆動出力の電位に依存せず、ＶＤＤ電位を任意に変更可能にして、幅広いシステムに対応可能な半導体装置を提供することを目的とする。 - 特許庁

A delay control part 210 and a delay control part 220 which transmit control signals ZRDHO, ZRDLO for making data output from a data output circuit 240 at different time in response to the order of data to be outputted when performing the burst readout of the data of a memory array 100, are provided in an IO buffer 150.例文帳に追加

メモリセルアレイ１００のデータをバースト読出しする際、データ出力回路２４０からデータを出力させるための制御信号ＺＲＤＨ０および制御信号ＺＲＤＬ０を、出力されるデータの順番に応じて、異なる伝播時間で伝達する遅延制御部２１０と遅延制御部２２０とを入出力バッファ１５０内に設ける。 - 特許庁

The over-current protection circuit 1 includes a drooping characteristic circuit 2 having a drooping characteristic, and a current stop circuit 3 which completely turns off the current-limiting transistor 4 to stop current Io when the load 32 is short-circuited to the GND side and the voltage Vo output from the current-limiting transistor 4 to the load 32 becomes lower than a specified voltage V1.例文帳に追加

垂下特性をもつ垂下特性回路２と、負荷３２がＧＮＤ側にショートし電流制限トランジスタ４から負荷３２に出力される電圧Ｖｏが所定電圧Ｖ１以下になると電流制限トランジスタ４を完全にオフさせ電流Ｉｏを停止させる電流停止回路３とを備えて過電流保護回路１を構成する。 - 特許庁

The memory access advantageously becomes possible by a fact that the number of the standby states about the memory access is individually determined depending on at least one of a current status of the central processing unit (CPU), modes of the memory devices (FLAH/ROM, RAM, IO module) which should be accessed and analysis of address (adr).例文帳に追加

前記中央制御装置（ＣＰＵ）の現在の状態（ｓｔａｔｕｓ）および前記アクセスされるべきメモリ装置（ＦＬＡＳＨ／ＲＯＭ、ＲＡＭ、ＩＯモジュール）の様式およびアドレス（ａｄｒ）の解析の少なくとも一方に依存して、前記メモリアクセスについての前記待ち状態の数が個別に決定されることにより、有利にメモリアクセスが可能となる。 - 特許庁

A fault monitor mechanism 8 is equipped with a reset monitor mechanism 9 which monitors a reset sequence by inputting reset signals 18-1, 18-2, and 18-3 to a CPU 1 and an IO controller 2 and a bus monitor mechanism 11 which monitors a bus sequence by inputting bus signals to buses 4 and 7 connected to the CPU 1.例文帳に追加

障害監視機構８は、ＣＰＵ１とＩＯコントローラ２に複数・リセット信号１８−１，２，３を入力することにより、リセットシーケンスを監視するためのリセット監視機構９と、ＣＰＵ１に接続されている複数バス４，７に複数・バス信号を入力することによりバスシーケンスを監視するためのバス監視機構１１とを備える。 - 特許庁

The noise reduction circuit is configured such that a delay circuit is inserted to each bit of each semiconductor to individually shift an inversion timing of output data so as to deviate a peak timing of the transient current momentarily flowing through the output IO buffer thereby reducing a noise due to a sudden change in a power supply voltage and a GND voltage in the inside of each semiconductor.例文帳に追加

半導体の出力の各ビット毎に遅延回路を挿入して出力データの反転のタイミングを個々にずらし、出力ＩＯバッファで瞬間的に流れる過渡電流のピークタイミングをずらすことにより、半導体内部の電源電圧およびＧＮＤ電圧の急変によるノイズを低減させるように構成する。 - 特許庁

An IO control ASIC connected to a memory control ASIC is so configured that an interruption signal is output to a CPU after interruption condition information which enables the CPU to specify what event requiring an interruption occurs in the information processor is stored in the memory control ASIC directly connected to the CPU.例文帳に追加

ＣＰＵに直接的に接続されたメモリ制御ＡＳＩＣ内に、装置内で発生した割込要イベントが何であるかをＣＰＵが特定することが出来る割込状況情報を記憶する処理を行った後に、ＣＰＵに対して割込信号を出力するように、メモリ制御ＡＳＩＣに接続されるＩＯ制御ＡＳＩＣを構成しておく。 - 特許庁

To realize a port replicator function through cable connection while the one action connection of plural cables for all IO such as an LAN, a printer, a mouse, and an AC adaptor by making a computer have a means for control ling the connection/disconnection of a specific controller in the computer main body to/from a system bus according to the connection/disconnection of a port explicator.例文帳に追加

本発明は、ポートリプリケータの接続／切離に応じ、コンピュータ本体内の特定コントローラをシステムバスに接続／切離制御する手段を有して、例えばＬＡＮ、プリンタ、マウス、ＡＣアダプタ等、すべてのＩＯを対象とした複数のケーブル接続をワンタッチ接続可能とした、ケーブル接続によるポートリプリケータ機能を実現することを課題とする。 - 特許庁

There are more than 20 such legends in Japan, particularly in the Kyushu and Shikoku regions, including the one in which TAIRA no Morikuni allowed the Emperor to move to a hideout in Nishi-Iya Sanson of Awa Province (currently Miyoshi City, Tokushima Prefecture), or that the Emperor escaped to Io-jima Island in Satsuma Province (currently Mishima-mura Village, Kagoshima Prefecture) guarded by TAIRA no Sukemori, or that the Emperor escaped to Tsushima Island and became an ancestor of the So-uji (the So clan), etc. 例文帳に追加

平盛国が奉じて阿波国西祖谷山村（現在の徳島県三好市）に隠れ住んだとする説、平資盛に警護され薩摩国硫黄島（現在の鹿児島県三島村）に逃れたとする説、対馬に逃げ延びて宗氏の祖となった説をはじめとして九州四国地方を中心に全国に20ヶ所あまりの伝承地がある。 - Wikipedia日英京都関連文書対訳コーパス

Io' of Ioto no miya refers to "Anshitsu," i.e. a humble cabin, which a person who lives a life aloof from the affairs of the world such as a person of refined taste, or a priest uses at work, or refers to a camp for controlling the army (adapted from "Wamyoruiju-sho" [famous Heian-period Japanese dictionary]), so that Ioto no miya is believed to be derived from the residence of Emperor Korei who was literally the governor of the government. 例文帳に追加

庵戸宮の「庵(廬)」とは、風流人など浮世離れした者や僧侶が執務に用いる質素な佇まいの小屋である庵室を指したり、あるいは軍隊を管理する陣営を指す（歴史辞書『和名類聚抄』）ことから、文字通り政権の統括者である孝霊天皇が暮らした住まいに由来するものといわれている。 - Wikipedia日英京都関連文書対訳コーパス

In the scrambling/descrambling section 21, a method for generating keys q0-q7 to be used for scramble processing and or descrambling processing is updated, taking the opportunity in which at least two selected from among the scrambled signal IO, the command Cmd, the reading data Dtr and the output data s0-s7 meets predetermined conditions.例文帳に追加

スクランブル／デスクランブル部２１は、スクランブル済みの信号ＩＯ、コマンドＣｍｄ、読み出しデータＤｔｒ、出力データｓ０〜ｓ７のうちの、少なくとも二つから選択されるものが所定の条件を満足することを契機として、スクランブル処理及び／又はデスクランブル処理に用いられるキーｑ０〜ｑ７を生成する方法の更新が行われる。 - 特許庁

The semiconductor circuit comprises a terminal VCC 2 connected to a VDD output of an upper semiconductor circuit 20, a terminal VCC 1 directly connected to a power line 13 and an IO circuit 32 on the high potential side to which power voltage VCC 2 is supplied from the terminal VCC 2 and reference voltage VCC 1 is supplied from the terminal VCC 1.例文帳に追加

上位の半導体回路２０のＶＤＤ出力に接続される端子ＶＣＣ２と、電源線１３に直接接続される端子ＶＣＣ１と、を備えており、高電位側のＩＯ回路３２には、端子ＶＣＣ２から電源電圧ＶＣＣ２が供給されると共に、端子ＶＣＣ１から基準電圧ＶＣＣ１が供給される。 - 特許庁

Namely, the memory status icon is set so as to change sixteen display contents and the MS slot can indicate six states, i.e. non-attachment, in recognition, unknown, normal MS, a lock state, and IOMS (a module loaded with IO functions such as a communication function and a GPS wave receiving function) by changing the display of the memory status icon.例文帳に追加

すなわち、メモリステータスアイコンは、１６通りに表示を変化させるようになされており、この表示の変化により、ＭＳスロットについては、非装着、認識中、不明、通常ＭＳ、ロック状態、またはＩＯＭＳ（通信機能、ＧＰＳ波受信機能等のＩＯ機能が搭載されているモジュール）の６種類の状態を示すことができる。 - 特許庁

As an output current io exceeds a predetermined overcurrent protection current value and the overcurrent protection circuit 5 operates to lower an output voltage Vout, the supply of a bias current from a bias current regulation circuit 4 to a first error amplification circuit 3 is stopped to reduce the driving ability of the first error amplification circuit 3 for the output transistor M1.例文帳に追加

出力電流ｉｏが前記所定の過電流保護電流値以上になり過電流保護回路５が作動して出力電圧Ｖｏｕｔが低下すると、第１誤差増幅回路３に対するバイアス電流調整回路４からのバイアス電流の供給を停止して、第１誤差増幅回路３の出力トランジスタＭ１に対するドライブ能力が小さくなるようにした。 - 特許庁

In order to detect an edge of the subject IO to be imaged, a control unit 3 turns on a plurality of light-source LEDs one by one in a predetermined order, the light-source LEDs being provided to substantially semi-circularly surround the subject to be imaged, thereby imaging the subject with a camera 2 from a fixed point in synchronization with the turn-on timing, and successively obtaining gray images of the subject.例文帳に追加

被撮像物ＩＯのエッジを検出するために、制御部３は、被撮像物を実質的に半円形状で囲むように複数設けられた光源ＬＥＤを予め定められた順番で１つずつ点灯させることで、その点灯タイミングに同期して被撮像物を定点からカメラ２で撮像して当該被撮像物の濃淡画像を連続的に取得する。 - 特許庁

The information processing device 1 is equipped with: an arithmetic processing module 100 which executes the software; an input/output processing module 300 which controls input/output processing between a peripheral device 3 and the arithmetic processing module 1 via IO cards 610-630; and a reserve input/output processing module 400 which is a reserve device for the input/output processing module 300.例文帳に追加

本発明による情報処理装置１は、ソフトウェアを実行する演算処理モジュール１００と、ＩＯカード６１０〜６３０を介して周辺装置３と演算処理モジュール１との間の入出力処理を制御する入出力処理モジュール３００と、入出力処理モジュール３００の予備装置である予備入出力処理モジュール４００とを具備する。 - 特許庁

A control part 2 controls the power conversion circuit 1 so as to keep an alternating current power Po with alternating current voltage Vo and alternating current Io constant when the alternating current voltage Vo is higher than a prescribed voltage V1, and controls the power conversion circuit 1 so as to reduce an alternating current power Po when the alternating current voltage Vo is lower than a prescribed voltage V1.例文帳に追加

制御部２は、交流電圧Ｖｏが所定値Ｖ１よりも高いとき、交流電圧Ｖｏ及び交流電流Ｉｏで与えられる交流電力Ｐｏを一定に保つ定電力制御を、電力変換回路１に与え、交流電圧Ｖｏが所定値Ｖ１よりも低いとき、交流電力Ｐｏを低減させる電力低減制御を、電力変換回路１に与える。 - 特許庁

Conversion LSI 26 reads in a selector signal by the interface selector switch 18 from a GP-IO port 46 at power up, and executes signal conversion between a serial ATA interface on a hard disk drive 24 and the USB interface or signal conversion between the serial ATA interface on the storage device and the E-SATA interface in accordance with the read selector signal.例文帳に追加

変換ＬＳＩ２６は、電源投入時にインタフェース切替スイッチ１８の切替信号をＧＰ−ＩＯポート４６から読込み、読み込んだ切替信号に応じて、ハードディスクドライブ２４のシリアルＡＴＡインタフェースとＵＳＢインタフェースとの間の信号変換、又は記憶デバイスのシリアルＡＴＡインタフェースとＥ−ＳＡＴＡインタフェースとの間の信号変換を実行する。 - 特許庁

To provide an IO unit, that when a failure occurs, is adapted to easily identifies failure location, enables shortening of downtime, allows a block where no failure is occurring to continue normal operation, to allow wiring of only input to be checked, without causing output to be actuated during debugging on site, and further, enables debugging to be carried out safely.例文帳に追加

故障が発生した場合には、故障箇所の特定が容易になり、ダウンタイタイムを短縮することができ、また、故障が発生していないブロックは正常動作を継続させることができ、現場でのデバッグ時に出力を動作させないで入力のみの配線確認を行うことができ、さらにデバッグを安全に行うことができるようにしたセーフティＩＯユニットを提供すること。 - 特許庁

The input/output processing module 300 waits for instructions to start input/output processing to the IO cards 610-630, which responds to input/output requests from the arithmetic processing module 100, for a prescribed period of time, and transmits, in this period, at least part of control information for executing the input/output processing, to the reserve input/output processing module 400.例文帳に追加

入出力処理モジュール３００は、演算処理モジュール１００からの入出力要求に応じたＩＯカード６１０〜６３０に対する入出力処理開始指示を、所定の期間待機し、この所定の期間において、予備入出力処理モジュール４００に対し、入出力処理を実行するための制御情報の少なくとも一部を転送する。 - 特許庁

Judgement about many IO output MOUT and an expected value is performed en block, judgement information DOUT of the result is outputted to an error information obtaining device 22, table information is read out successively for every block in an analysis processing device 23 and replacement data are obtained, and the replacement data can be outputted to an external tester in serial through an external I/F circuit 24.例文帳に追加

多数のＩＯ出力ＭＯＵＴを一括して所定の期待値との判定を行い、その結果の判定情報ＤＯＵＴをエラー情報取得装置２２に出力し、解析処理装置２３においてブロック毎に順にテーブル情報を読み出して置換データを求め、その置換データを外部Ｉ／Ｆ回路２４を介して外部のテスタへシリアルに出力することができる。 - 特許庁

A file control program is configured of: an execution file (self-extract exe) for starting an application program and a control module (IO injection module or the like) to be transmitted with an encrypted application file; and a control module for decrypting the application file in an I/O level, and for causing the application program to read only original data to be displayed by the application program.例文帳に追加

第１の発明にかかるファイル制御プログラムは、暗号化されたアプリケーションファイルとともに送信される、アプリケーションプログラムと制御モジュール（ＩＯインジェクションモジュール等）を起動する実行ファイル（自己解凍ｅｘｅ）、Ｉ／Ｏレベルでアプリケーションファイルを復号化してアプリケーションプログラムによって表示される原データのみをアプリケーションプログラムに読み込ませる制御モジュールからなる。 - 特許庁

A CPU 21 acquires from a PC 30 the configuration information of corresponding hardware resources for each corresponding partition at the time of distributing and allocating a system board 11-m and an IO unit 12-n being hardware resources of a computer server 10 to a plurality of partitions which are given by a system administrator to perform setting to the switching hub 13 on the basis of the configuration information of the hardware resources.例文帳に追加

ＣＰＵ２１は、システム管理者によって与えられる、計算機サーバ１０のハードウェア資源であるシステムボード１１−ｍ及びＩＯユニット１２−ｎを複数のパーティションへ分配して割り当てるときの当該パーティション毎の当該ハードウェア資源の構成情報をＰＣ３０から取得し、このハードウェア資源の構成情報に基づいてスイッチングハブ１３に対する設定を行う。 - 特許庁

The multiprocessor system constituted by coupling a plurality of system nodes by the coupling path using a bus or switch is provided with a means which sends an interruption signal from a peripheral IO device by freely switching to an arbitrary interruption controller included in a system node and a means which sends an interruption request signal from the interruption controller by freely switching to an arbitrary processor included in the system node.例文帳に追加

複数のシステムノードをバスまたはスイッチを用いた結合路により結合したマルチプロセッサシステムにおいて、周辺ＩＯ装置からの割込み信号をシステムノードに含まれている任意の割込みコントローラに自由に切替えて送る手段と、割込みコントローラからの割込み要求信号をシステムノードに含まれている任意のプロセッサに自由に切替えて送る手段とを設ける。 - 特許庁

In an image input output system, an IO controller 336 reads and searches the reception history of data received via a network 347 or a public line 349 from a Memory 339 on the basis of information for specifying a sender arbitrarily set in advance and information for specifying a reception period as a searching condition and determines whether or not the desired data have already be received.例文帳に追加

画像入出力システムは、検索条件として予め任意に設定された送信元を特定する情報と受信期間を特定する情報とに基づいて、自装置がネットワーク３４７または公衆回線３４９を介して受信したデータの受信履歴をＭｅｍｏｒｙ３３９から読み出して検索し、所望のデータを既に受信したか否かを判定する。 - 特許庁

This is because of such a background that the conquest of three Korean countries by Jinguu Empress was believed as a truth and that Japanese who lived in an island country (except priests or merchants who had a chance to meet foreigners) were less conscious on abroad for a long time, as "Soga monogatari" (Myohonji-bon) written in Kamakura Period described western Japan as 'Kikai, Korea and Io-island'. 例文帳に追加

もっとも、かつては神功皇后の三韓征伐が史実と考えられていたこと、鎌倉時代の『曾我物語』（妙本寺本）においても日本の西の果てを「鬼界・高麗・硫黄嶋」と記されており、島国に住む日本人（外国と接する機会のある僧侶や商人などの例外を除く）における長年にわたる対外意識の希薄さが背景にあったと考えられている。 - Wikipedia日英京都関連文書対訳コーパス

After light intensity Ic generated in a light shielding image forming region corresponding to each split pattern on the objective material for exposure is calculated, light intensity Io to be generated in the light shielding image forming region is calculated on the assumption that a split pattern having the light intensity Ic higher than a specified value is provided with an opening and a light shielding film is laid in other entire region.例文帳に追加

被露光材料上における各分割パターンと対応する遮光像形成領域に生じる光強度Ｉｃを算出した後、光強度Ｉｃが所定値よりも大きい分割パターンに開口部が配置され且つその他の部分の全体に遮光膜が配置されているとしたときに遮光像形成領域に生じる光強度Ｉｏを算出する。 - 特許庁

On the basis of steering angular velocity ω estimated by a steering angle θ detected by a steering angle sensor 73 and a tank fluid temperature Tf calculated (estimated) in a tank fluid temperature estimator 90, assist current Io for driving and controlling an electric motor 50 is corrected and controlled in a manner to be increased when the steering angular velocity ω is higher and when the tank fluid temperature Tf is lower.例文帳に追加

操舵角センサ７３によって検出される操舵角θに基づいて推定された操舵角速度ω及びタンク内油温推定部９０において演算（推定）されたタンク内油温Ｔｆに基づき、操舵角速度ωが高いほど及びタンク内油温Ｔｆが低いほど電動モータ５０を駆動制御するためのアシスト電流Ｉｏが増大するように補正制御を行うこととした。 - 特許庁

Further, redundant light amplifiers RWA0 to 3 are provided corresponding to the redundant main IO lines RIO0* to 3*, one corresponding pair or all data input buses DIB0 to 7 are connected selectively through input multiplexers MXI0 to I3, and one or all data output buses corresponding to the output terminals of the redundant amplifiers are connected selectively through output multiplexers.例文帳に追加

また冗長メインＩＯ線ＲＩＯ０＊〜３＊に対応して冗長ライトアンプＲＷＡ０〜３を設けるとともに、対応する一対又はすべてのデータ入力バスＤＩＢ０〜７との間を、入力マルチプレクサＭＸＩ０〜Ｉ３を介して選択的に接続し、冗長メインアンプの出力端子と対応する一対又はすべてのデータ出力バスとの間を、出力マルチプレクサを介して選択的に接続する。 - 特許庁

In this clock compensation circuit for the synchronous bus in an information processor having a bus arbiter device 20 connected to the plurality of IO controllers 30, 40, the bus arbiter device 20 has a delay calculation circuit 110 calculating a delay value for compensating a clock, and delay addition circuits 150, 160 adding a delay to the clock distributed to each the input/output controller on the basis of the calculated delay value.例文帳に追加

複数のＩＯ制御装置３０、４０に接続されるバスアービタ装置２０を備えた情報処理装置における同期バスのクロック補整回路において、バスアービタ装置２０が、クロックを補整するためのディレイ値を算出するディレイ算出回路１１０と、算出したディレイ値に基づいて各入出力制御装置に分配するクロックにディレイを付加するディレイ付加回路１５０、１６０とを備える。 - 特許庁

The constant voltage circuit is provided with a differential circuit 11 for inputting a reference voltage Vref and an output voltage feedback signal Vfb, an output stage circuit 12 for amplifying a differential signal Id, a current limitation circuit 20 for detecting an output current Io and generating a current limit signal Sa, and a current limit signal feedback circuit 30 for feeding back the signal Sa to the circuit 11.例文帳に追加

基準電圧Vrefおよび出力電圧帰還信号Ｖfbを入力する差動回路１１と、その差動信号Ｉｄを増幅する出力段回路１２と、出力電流Ｉｏを検出して電流制限信号Ｓａを生成する電流制限回路２０とを備えた電流制限回路つき定電圧回路において、電流制限信号Ｓａを差動回路１１の入力に帰還させる電流制限信号帰還回路３０が設けられる。 - 特許庁

AC currents Io in mutually opposite directions flow to a first excitation circuit 300 and a second excitation circuit 310, and AC excitation voltages having inverted polarities and fixed magnitudes are generated at the excitation coil 101.例文帳に追加

励磁コイル１０１の各接続端子に対して直列接続された抵抗回路１０２ａ，１０２ｂを有しかつ並列に組付けられたドライブ用抵抗部１０２と、各抵抗回路に対して接続されたアナログスイッチ１０３ａ，１０３ｂを有しかつ制御信号によって切替制御されるスイッチ部１０３とを具え、第１および第２の励磁回路３００，３１０に互いに逆方向の交番電流Ｉｏを流して、励磁コイル１０１に極性が反転した一定な大きさを有する交番励磁電圧Ｖｏを発生させる。 - 特許庁