「LATCH」に関連した英語例文の一覧と使い方(117ページ目) - Weblio英語例文検索

In a DPLL circuit 1, when the size of a data value which is output from a data latch circuit 52 and should be naturally set in a 11-bit down-counter 54d becomes equal to or more than 12 bits, an overflow preventing circuit 3 substitutes the 11-bit data for the data value.例文帳に追加

ＤＰＬＬ回路１において、データラッチ回路５２より出力され、１１ビットのダウンカウンタ５４ｄに本来セットすべきデータ値のサイズが１２ビット以上になると、オーバーフロー防止回路３が前記データ値を１１ビットデータに置換する。 - 特許庁

The high- concentration diffused regions 4, 6, 8, and 9 are arranged in the basic cell row, so that semiconductor integrated circuit device can be designed where a latch-up phenomenon can be prevented from occurring between the basic cell rows, without deteriorating it in arrangement.例文帳に追加

高濃度拡散層領域４、６、８、９を基本セル列の内部に配置したことにより、配置効率及び設計効率を低下させることなく、基本セル列相互間のラッチアップを防止できる半導体集積回路装置を設計する。 - 特許庁

By a refresh control part, in the case the refresh request signal is in the active state, when the latch signal is changed to the active state, a refresh execution timing signal is outputted, which is changed to the active state in the specified period in accordance with the above change.例文帳に追加

リフレッシュ制御部は、リフレッシュ要求信号がアクティブ状態であった場合において、ラッチ信号がアクティブ状態に変化したときに、その変化に応じて一定期間アクティブ状態に変化するリフレッシュ実行タイミング信号を出力する。 - 特許庁

The first retracting member is positioned at a height where a vertical component of the magnetic force applied from the magnet is substantially zero or minimized, and a first gap g1 and a second gap g2 are formed in a lower part and an upper part of the latch lever, respectively.例文帳に追加

第１レトラクト部材は、マグネットから印加される磁力の垂直方向分力が実質的に０または最小化される高さに位置し、ラッチレバーの下部及び上部には、第１ギャップｇ１及び第２ギャップｇ２がそれぞれ形成される。 - 特許庁

To materialize an input signal level conversion circuit of high performance because a current value sufficient for driving a switching transistor(TR) can be secured without generating malfunction such as latch-up and an ON/OFF operation point can be designed under an optimum condition.例文帳に追加

ラッチアップ等の誤動作をおこすことなく、スイッチングトランジスを駆動するのに十分な電流値の確保を可能とし、かつオン、オフの動作点を最適条件に設計することができ、結果として高性能の入力信号レベル変換回路を実現する。 - 特許庁

An attachment frame 60 fixed along a vertical frame of a building opening part 100 is formed in a channel-sectioned shape having a bottom wall 61 and a pair of side walls 62, 63, and a latch member 80 for attaching the fixed frame 20 to the bottom wall is rotatably pivoted.例文帳に追加

建物開口部１００の縦枠に沿って固定するアタッチメント枠６０を、底壁６１と一対の側壁６２，６３とを有する断面コ字状とし、上記底壁に固定框２０を取り付けるラッチ部材８０を回転可能に軸支させる。 - 特許庁

A control device of this door closing device is constituted so as to operate the actuator when detecting that the sliding door transfers to a half door state from an opening state by a detecting signal from a half latch switch and a ratchet switch.例文帳に追加

制御装置はドアノブが操作されたときにはスライドドアの状態検出を禁止するようになっており、これにより、ドアノブが操作されて全閉状態のスライドドアが開かれるときにはスライドドアの状態変化に拘わらずアクチュエータの作動が禁止される。 - 特許庁

Data destruction of a normal bit is evaded by equalizing a pre-charge level of a path from a Y pre-gate to a Y gate in a Y group decoding section to the prescribed pre- charge voltage and preventing affecting to a holding state of a sense latch in forced write-in.例文帳に追加

Ｙ系デコード部におけるＹプリゲートからＹゲートに至る経路のプリチャージレベルを所定のプリチャージ電圧に等しくし、強制書き込みにおいて、センスラッチの保持状態に影響を与えないようにして、正常ビットのデータ破壊を回避する。 - 特許庁

Data are read out of the nonvolatile memory 6 by a non-contact command from outside, data are stored in the latch circuit 22, the detection voltage Vd is regulated by the stored compensation data, and second source voltage VDD 2 can be regulated.例文帳に追加

外部からの非接触コマンドにより、不揮発性メモリ６からデータを読み出し、ラッチ回路２２にデータを格納し、格納した補正データにより検出電圧Ｖｄを調整し、第２の電源電圧ＶＤＤ２を調整することが可能となる。 - 特許庁

The optical MEMS switch 10 is composed of a plurality of optical waveguides formed on an elastic cantilver platform 50 for switching optical states and the state of an optical switch is altered with a drive actuator 30 and a latch actuator 20.例文帳に追加

光学ＭＥＭＳスイッチ１０は、光学的状態を切り換えるために可撓性片持ちばりプラットフォーム５０上に形成された複数の光導波路からなり、光学スイッチの状態が駆動アクチュエータ３０及びラッチアクチュエータ２０により変えられる。 - 特許庁

The output levels of the n-th step bit output line and the (n+1)th step bit output line are compared with each other by an EXOR circuit 30, and its output is inputted to a latch circuit 34 to switch on-off the power to the shift register 20.例文帳に追加

第ｎ段目のビット出力線と第（ｎ＋１）段目のビット出力線の出力レベルとがＥＸＯＲ回路３０で比較されてその出力がラッチ回路３４に入力しシフトレジスタ２０への電力の供給／遮断が切り替えられる。 - 特許庁

The housing has the terminal support part which is protruded to the opposite side for the connection and in which the plurality of the terminals and latch members employed for the locking with the opposite side for the connection arranged in parallel with the plurality of the terminals are aligned along the protruding direction.例文帳に追加

ハウジングは、接続の相手側に突出し該突出方向に沿って複数の端子と該複数の端子と並列に配置された接続の相手側とのロックに使用されるラッチ部材とが配列されているような端子支持部を有する。 - 特許庁

To provide an inertial latch for a hard disk device which is stably manufactured with high accuracy even when being downsized, is reduced in brittleness, improved in shock strength, hardly causes fine dusts due to the peeling of plastic or the falling of a filler, and is inexpensive.例文帳に追加

小型化されても高い精度で安定的に製造できる上、脆さを抑え、衝撃強度を向上し、プラスチックの剥離や充填物の脱落による微小なゴミが発生しにくく、さらに低コストのハードディスク装置用慣性ラッチを提供する。 - 特許庁

To provide a connector where even when the substrate side connector is installed at a place where the metallic panel is not provided, the potential of a latch fitting surely becomes frame ground in a state with the cable connector connected.例文帳に追加

本発明はコネクタに関し、基板側コネクタが金属製パネルの設けられていない場所に取り付けられた場合であっても、ケーブルコネクタが接続された状態で、ラッチ用金具の電位が確実にフレームグランドとなるようにすることを目的とする。 - 特許庁

Timing adjusting circuits 124, 125 include a latch circuit 719 delaying a column address in synchronization with an internal clock YCLK3 generated based on at least the setting value, and a delay circuit 717 for adjusting timing, for adjusting delay amount.例文帳に追加

タイミング調整回路１２４，１２５は、少なくとも設定値に基づき生成される内部クロックＹＣＬＫ３に同期して列アドレスを遅延させるラッチ回路７１９と、遅延量を調整するためのタイミング調整用遅延回路７１７とを含んでいる。 - 特許庁

A release lever 10 installed to one end of the first lintel panel 7 operates when the turning rail 5 descends, and the linkage of the first latch lock 20 is released by pulling the first wire and the first lintel panel 7 descends in the lid opening direction.例文帳に追加

回動レール５の下降に伴い第１のまぐさパネル７の１端に設けた解放レバー１０が作動し、第１のワイヤーを引くことにより第１のラッチ錠２０の係合を解除して第１のまぐさパネル７を開蓋方向に降下させる。 - 特許庁

This receptacle 20 is provided with the housing 21 having a slot 22 to receive one side wherein terminals of the memory module are arranged, and a pair of arms 30 extended from both sides and having a latch 34 to be engaged with both side faces of the memory module.例文帳に追加

このソケット２０は、メモリーモジュールの端子が配列された一辺を受け入れるスロット２２を有するハウジング２１と、その両側から延出され、メモリーモジュールの両側辺に係合するラッチ３４を有する一対のアーム３０とを備えている。 - 特許庁

The retention register selection part detects a control step in which the number of bits of latch is minimized as a retention control step from the CDFG whose scheduling has been performed, and selects a register allocated to the detected retention control step as a retention register.例文帳に追加

リテンションレジスタ選択部は、スケジューリングされたＣＤＦＧからラッチのビット数が最小となる制御ステップをリテンション制御ステップとして検出するとともに、検出されたリテンション制御ステップに割り付けられたレジスタをリテンションレジスタとして選択する。 - 特許庁

When an over- current signal is inputted from the output of the comparison circuit 11, an over-current detecting circuit 13 holds the signal with a built-in latch circuit and simultaneously outputs a signal for cutting the input of input SW1.例文帳に追加

過電流検知回路１３は、比較回路１１の出力から過電流の信号が入力された場合、内蔵のラッチ回路によりその信号を保持すると同時に、入力ＳＷ１の入力を遮断するための信号を出力する。 - 特許庁

A frequency counter 28 performs a calculation operation synchronizing with an output signal of a VCO 10 to be inputted within time corresponding to the pulse width and a calculation value corresponding to the oscillation frequency of the VCO 10 is stored in a latch circuit 30.例文帳に追加

周波数カウンタ２８は、このパルス幅に対応する時間内に入力されるＶＣＯ１０の出力信号に同期した計数動作を行っており、ＶＣＯ１０の発振周波数に対応した計数値がラッチ回路３０に保持される。 - 特許庁

The solid-state imaging apparatus includes three comparison parts 4, a ramp waveform generation circuit 5, three latch circuits 6 and a counter 7, etc., in order to A/D convert output signals from the pixel 1 of a pixel array 2 to digital signals using ramp waves and output them.例文帳に追加

この発明は、画素アレイ２の画素１からの出力信号をランプ波を用いてデジタル信号にＡ／Ｄ変換して出力するために、３つの比較部４と、ランプ波形発生回路５と、３つのラッチ回路６と、カウンタ７などを備える。 - 特許庁

In this semiconductor storage device having a shared sense amplifier, a BLI control circuit 22 for outputting a bit line separation signal BLI is configured so as to latch a block selection signal RBS in accordance with a change in a trigger signal RXT.例文帳に追加

シェアードセンスアンプ構成を有する半導体記憶装置において、ビット線分離信号ＢＬＩを出力するＢＬＩ制御回路２２を、トリガ信号ＲＸＴの変化に応じてブロック選択信号ＲＢＳをラッチするように構成する。 - 特許庁

When the image forming device 100 is in the power-saving state, a latch circuit 104 and a mask circuit 105 control whether to transmit a return signal inputted from a network interface card 119 to the voltage control circuit 112 or not.例文帳に追加

画像形成装置１００が省電力状態にある場合において、ラッチ回路１０４及びマスク回路１０５は、ネットワークインターフェースカード１１９から入力される復帰信号を、電圧制御回路１１２へ伝達するか否かを制御する。 - 特許庁

The electric connector includes a housing, having a deflectable cantilever mating connector latch arm; an electrical contact point connected to the housing; and a connector position assurance (CPA) member, movably mounted to the housing between an open position and a closed position.例文帳に追加

偏倚可能なカンチレバー式の結合コネクタラッチアームを有するハウジングと、このハウジングに接続された電気接点と、開放位置と閉塞位置との間に前記ハウジングに移動可能に設けられたコネクタ位置保証（ＣＰＡ）部材とを有する電気コネクタである。 - 特許庁

To provide a semiconductor memory device securing a sufficient time margin between aligned data and data input strobe signals, and latching the aligned data by controlling the timing of activation of a latch control signal according to an operation mode.例文帳に追加

整列されたデータ及びデータ入力ストローブ信号間の十分な時間マージンを確保し、また、ラッチング制御信号の活性化の時点を動作モードに応じて制御して、整列されたデータをラッチングする半導体メモリ装置を提供すること。 - 特許庁

A current mode PWM control circuit 10 detects a current flowing in the inductor L from both-end voltages Vcs+ and Vcs- inputted from a current detection resistance Rcs, and generates a reset signal (an off trigger signal OFFtrig) to an RS latch circuit 5.例文帳に追加

電流モードＰＷＭ制御回路１０では、電流検出抵抗Ｒｃｓから入力される両端の電圧Ｖｃｓ＋，Ｖｃｓ−でインダクタＬに流れる電流を検出し、ＲＳラッチ回路５へのリセット信号（オフトリガ信号ＯＦＦtrig）を生成する。 - 特許庁

As a result, when determining that the starter 17 is held in the ON-state by hardware latch circuits 13A, 13B, the CPU 12 executes starting initial processing to continue the ON-state of the starter 17 after changing its initial processing thereinto.例文帳に追加

その結果、スタータ１７がハードウェアラッチ回路１３Ａ，１３ＢによってＯＮ状態に保持されていると判断されれば、ＣＰＵ１２のイニシャル処理をスタータ１７のＯＮ状態を継続する始動中イニシャル処理に変更して実行する。 - 特許庁

In the light emitting element 1A integrating a plurality of light emitting diodes 2R, 2G and 2B and an IC 3 for driving these light emitting diodes, the driving IC 3 comprises a multi-bit shift register 12, a multi-bit latch 13, and a multi-bit driver 15.例文帳に追加

複数の発光ダイオード２Ｒ、２Ｇ、２Ｂと、これらの発光ダイオードを駆動する駆動用ＩＣ３Ａを一体化した発光素子１Ａであって、前記駆動用ＩＣ３を、複数ビットシフトレジスタ１２、複数ビットラッチ１３、複数ビットドライバ１５より構成する。 - 特許庁

An inner cable 56a is led in the required direction in an extended region of the inner cable 56a extending from a connecting section 12c of an open lever 12, and at the same time, the door latch device is equipped with a rotatable pulley 42 with a pulling operation by the inner cable 56a.例文帳に追加

オープンレバー１２の連結部１２ｃから延在するインナーケーブル５６ａの延長域に、インナーケーブル５６ａを所望の方向に案内するとともにインナーケーブル５６ａによる引張作動に伴い回動可能なプーリ４２を備える。 - 特許庁

The table 3 is placed on top of the elevator 4 on the bogie 2, the bogie 2 is drawn in with a ram latch while the table 3 is being lifted, the elevator 4 is descended and the table 3 is put on the bending block BB in the mill housing MH.例文帳に追加

台車２上の昇降装置４の上にテーブル３を載置し、テーブル３を上昇させた状態で台車２をラムラッチＲで引き込み、昇降装置４を下降させてテーブル３をミルハウジングＭＨ内のベンディングブロックＢＢに乗せる。 - 特許庁

A detecting sensor 136 which detects that a tongue plate 30 attains a locked state by engaging a latch fitting and a transmitter which transmits the detection result thereof as a detected radio wave 130 to the receiver 132 are disposed in the buckle device 28.例文帳に追加

バックル装置２８内にはタングプレート３０がラッチ金具に係合してロック状態となったことを検出する検出センサ１３６及びその検出結果を検出電波１３０として受信機１３２に送信する送信機１１８が配設されている。 - 特許庁

To provide a crescent capable of largely taking an opening amount of a door mounted with the crescent, preventing the damage of a knob for operating a lock member controlling the rotation in the direction for a latch of the crescent to come off from a crescent holder and having high controllability.例文帳に追加

クレセントが取り付けられた戸の開口量を大きく採れると共に、クレセントの掛け金がクレセント受けから外れる方向の回動を規制するロック部材を操作する撮みの損傷防止を企図し、さらに、操作性のよいクレセントを提供する。 - 特許庁

A slave circuit 20 comprises a differential amplification circuit 20a for taking in an output of the master circuit in response to a clock CK- and a latch circuit 20b for holding an output of the differential amplification circuit 20a during a complementary clock period and outputs a signal resulting from dividing the frequency of the clock.例文帳に追加

スレーブ回路20はクロックCK-に応答してマスター回路の出力を取り込む差動増幅回路20aと、相補的なクロック周期の間差動増幅回路20aの出力を保持するラッチ回路20bとから成り、クロックを分周した信号を出力する。 - 特許庁

To provide a semiconductor device, along with a manufacturing method therefor which has a high ESD-resistance value before mounting, and which can prevent breakage of an ESD protective element caused by latch up and the surge voltage generated due to internal circuit actuation after mounting.例文帳に追加

実装前は、高いＥＳＤ耐量を有し、実装後は、内部回路が動作することにより発生するサージ電圧やラッチアップ等によるＥＳＤ保護素子の破壊を防ぐことができる半導体装置及びその製造方法を提供する。 - 特許庁

A digital processing circuit 11 and a latch circuit 12 are formed on a single semiconductor substrate by being integrated with a CD-ROM decoder 19 composed of an input interface circuit 13, an error correcting/detecting circuit 14 and an output interface circuit 15.例文帳に追加

デジタル処理回路１１及びラッチ回路１２を、入力インタフェース回路１３、誤り訂正／検出回路１４及び出力インタフェース回路１５からなるＣＤ−ＲＯＭデコーダ１９と共に単一の半導体基板上に集積化して形成する。 - 特許庁

Since a latch type circuit can be used in place of a level conversion circuit, jitters caused when applying level conversion to the strobe signal are not produced and data can be received with a very small jitter quantity which is independent of the amplitude of the input signal.例文帳に追加

よって、レベル変換回路の代わりにラッチ型回路を使用することができるので、ストローブ信号をレベル変換する際に生じるジッタがなくなり、入力信号の振幅に依存しない非常に小さなジッタ量でデータを取込むことが可能になる。 - 特許庁

MOS transistors Tp3, Tp4 for initial value setting are inserted and connected between nodes N1, N2 that become output terminals of first and second inverters 32, 33 constituting a latch circuit 31 of a shift circuit 12 and transistors Tp1, Tp2.例文帳に追加

シフト回路１２のラッチ回路３１を構成する第１及び第２インバータ回路３２，３３の出力端子となるノードＮ１，Ｎ２とトランジスタＴｐ１，Ｔｐ２との間に初期値設定用のＭＯＳトランジスタＴｐ３，Ｔｐ４を挿入接続した。 - 特許庁

A unit control circuit Ub2 is provided with transistors 231 to 233 which control a latch circuit 240 and its storage contents and supplies an X clock signal XCX and an inverted X clock signal XCKB to a unit shift circuit Ua2 in a permission mode.例文帳に追加

単位制御回路Ｕｂ２は、ラッチ回路２４０とその記憶内容を制御するトランジスタシフト２３１〜２３３を備え、許可モードにおいてＸクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢを単位シフト回路Ｕａ２に供給する。 - 特許庁

Since the resistive component can be increased at the sources 10S, 20S without increasing the area required for a CMOS output circuit significantly, latch-up can be reduced surely with a minimum necessary circuit area.例文帳に追加

これにより、ＣＭＯＳ出力回路に要する面積を大幅に増大させることなく、ソース１０Ｓ，２０Ｓ部分の抵抗成分を大きくすることができるため、結果として必要最小限の回路面積にてラッチアップを的確に減少させることができる。 - 特許庁

Also an infrared sensor 400 for detecting when the display is in the deployed position, a solenoid latch 134 for holding the display in the retracted position, and an electromechanical clutch 60 for maintaining the display in a particular position are disclosed.例文帳に追加

また、ディスプレイが展開位置にある場合にこれを検出するための赤外線センサ４００、ディスプレイを格納位置に保持するためのソレノイド掛け金１３４や、ディスプレイを特定の位置に維持するための電気機械式クラッチ６０も開示されている。 - 特許庁

The offset control circuit 3 acquires the second output signal LO from the latch 2 at predetermined time intervals and updates a voltage value of the offset cancel signal REF based on signal levels of two second output signals LO time-sequentially continuously acquired.例文帳に追加

オフセット制御回路３は、所定の時間毎にラッチ２から第２出力信号ＬＯを取得し、時系列的に連続して取得した２つの第２出力信号ＬＯの信号レベルに基づきオフセットキャンセル信号ＲＥＦの電圧値を更新する。 - 特許庁

A latch pawl 21 arranged slidably along the upper door frame direction of the front door 10 moves to a lock position by the energizing force of a first spring 22 and moves to a non-lock position against the energizing force of a first spring 22 by a tensile force from a cable 17a.例文帳に追加

前面ドア10の上部ドア枠方向に沿って摺動自在に配設されたラッチ爪21は、第１バネ22の付勢力によってロック位置に移動し、ケーブル17aからの引っ張り力によって、第１バネ22の付勢力に抗して非ロック位置に移動する。 - 特許庁

In the idling stop device 1a, reset information indicating that reset conditions have been established is stored in a latch circuit 3a when the reset conditions have been established, and a microcomputer 2 disables an idling stop function when the reset information is stored.例文帳に追加

アイドリングストップ装置１ａでは、リセット条件が成立した場合にリセット条件が成立したことを示すリセット情報がラッチ回路３ａに記憶され、このリセット情報が記憶されているときはマイクロコンピュータ２はアイドリングストップ機能を無効化する。 - 特許庁

Thus, when the turning arm 44 is turned relative to the stay 18, the lock shaft 112 is separated from the abutting part 114 and the rotation restriction of the latch 82 by the lock shaft 112 is eliminated, and thereby the moving restriction of the stay 18 is eliminated.例文帳に追加

このように、ステー１８に対して相対的に旋回アーム４４が旋回すると、ロック軸１１２が当接部１１４から離間し、ロック軸１１２によるラッチ８２の回転規制が解消され、ひいては、ステー１８の移動規制が解消される。 - 特許庁

When an arithmetic operation of a certain ALU 12 is unnecessary, an arithmetic pause signal (nop) generated by the instruction code is given to the latch elements 21 and 22, and a change of data input signals A_IN and B_IN is prevented from being transmitted to the ALU 12.例文帳に追加

或るＡＬＵ１２の演算動作が不要であるとき、命令コードによって生成された演算休止信号（ｎｏｐ）をラッチ素子２１及び２２に与えて、そのＡＬＵ１２にデータ入力信号Ａ_IN及びＢ_INの変化が伝播することを阻止する。 - 特許庁