「Memory Error」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

When errors in each operation mode of erasing and writing data in a flash memory 9 are in a range in which errors can be corrected by the error detection/correction unit 7 conforming to some decided algorithm, the error discriminating section 81 permits the error, and functions so that it is regarded that normal erasure or write-in is performed.例文帳に追加

エラー判定部８１は、フラッシュメモリ９におけるデータの消去、書き込みの各動作モードでのエラーが、ある決められたアルゴリズムに従ってエラー検出・訂正ユニット７で訂正できる範囲に収まっていれば、そのエラーを許可し、正常な消去または書き込みがなされたとみなされるよう作用する。 - 特許庁

After a packet reception section 81 discriminates the packet, connection information is read out in parallel to error decision making by a packet error check section 83 to specify a writing position of a payload and perform payload writing processing in an application memory area, thereby performing small-delay RDMA communication by starting payload writing without waiting for an error decision result.例文帳に追加

パケット受信部８１でのパケット識別後、パケットエラーチェック部８３でのエラー判定と平行して、コネクション情報の読み出し、ペイロードの書込位置の特定、アプリケーションメモリ領域のペイロード書込処理を実施することにより、エラー判定結果を待たずに、ペイロード書込を開始することで低遅延でのRDMA通信を実現する。 - 特許庁

Binary bit addresses for detecting an error corresponding respectively to addresses indicating each bit of multi-level memory cells holding binary bits data are allotted so that each figure of two binary bits addresses corresponding to one memory cell is made exclusive.例文帳に追加

２ビットのデータを保持する多値のメモリセルの各ビットを示すアドレスにそれぞれ対応する誤り検出用の２進ビットアドレスが、１つのメモリセルに対応する２つの２進ビットアドレスの各桁が互いに排他的になるように割り当てられる。 - 特許庁

To provide a memory management method, and a memory management device capable of properly carrying out error correction by specifying a loss position even when there is a block in a ring buffer wherein sequential data is not stored and missing.例文帳に追加

リングバッファに順次データが格納されず欠落したブロックが生じた場合であっても、消失位置を特定して誤り訂正を正しく行うことを可能にするメモリ管理方法、及びメモリ管理装置を提供することを目的とする。 - 特許庁

A storage destination address of the decompressed data is written in the cache memory 100 so as not to cause a cache error in the case of subsequent data writing, and a data area corresponding to calculated data amount is secured in the cache memory (step S003).例文帳に追加

後のデータ書込みの際にキャッシュミスが生じないように、伸長データの格納先アドレスがキャッシュメモリ１００に書き込まれ、算出したデータ量に対応するデータ領域が前記キャッシュメモリ内に確保される（ステップＳ００３）。 - 特許庁

The first write circuit overwrites data read from a memory cell and corrected by the error correction circuit with at least a part of first write data entered from the outside to write the data in the memory cell corresponding to a first write command.例文帳に追加

第１の書き込み回路は、メモリセルから読み出され、誤り訂正回路で訂正されたデータに、第１のライトコマンドに対応して外部から入力された第１のライトデータの少なくとも一部を上書きしてメモリセルに書き込む。 - 特許庁

To provide a data processor in which memory access time is reduced by efficiently executing memory access in an error correction processing.例文帳に追加

従来、バッファメモリ上の誤りデータの訂正処理は、１バイト単位で元データを読み出し、かつ訂正後のデータを書き戻していたので、バッファメモリのデータバス幅を有効に活用できないとともに、高速アクセスモードが使用できずにそのアクセス時間が増加する。 - 特許庁

To provide an integrated circuit capable of effectively suppressing SET (Single Event Transient) as a soft error with respect to a logic circuit element, concerning an integrated circuit having a memory circuit portion and a non-memory circuit portion.例文帳に追加

本発明は、メモリ回路部と非メモリ回路部を有する集積回路に関し、論理回路素子に対するソフトエラーとしてのＳＥＴ（Ｓｉｎｇｌｅ Ｅｖｅｎｔ Ｔｒａｎｓｉｅｎｔ）を効果的に抑制できる、集積回路を提供する。 - 特許庁

When a tape feeder 2 is loaded to an electronic component mounting device 1, a control part 10 reads out actual measurement data memorized in a tape feeder memory part 34 and calculates an error between this data and design data memorized in a memory part 16.例文帳に追加

電子部品搭載装置１にテープフィーダ２が装着されると制御部１０がテープフィーダ記憶部３４に記憶されている実測データを読み出し、記憶部１６に記憶されている設計データとの誤差を算出する。 - 特許庁

To provide a communication error restoring method and its device to cause no time reversal of memory update information while successively transferring the memory update information without waiting for ACK so as not to be affected by transmission delay.例文帳に追加

伝送遅延の影響を受けないようにＡＣＫを待つことなくメモリ更新情報を順次転送しつつ、かつメモリ更新情報の時間的な逆転を起こすことのない通信エラー回復方法及びその装置を提供すること。 - 特許庁

The memory controller can interface with the outside according to a predetermined protocol and the memory controller performs error detection/correction for the stored information at predetermined intervals of time as well as reading the stored information to the outside at an external access request.例文帳に追加

メモリコントローラは、所定のプロトコルに従って外部とインタフェース可能であり、メモリコントローラは、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、記憶情報のエラー検出・訂正を所定時間毎に行う。 - 特許庁

Update of the memory output is stopped to take a still picture output when the number of error processing blocks is larger than a threshold, and update of the memory output is restarted to take a moving picture output when it is equal to or smaller than the threshold.例文帳に追加

エラー処理ブロック数が閾値を上回ると前記メモリ出力の更新を停止して静止画像出力とし、エラー処理ブロック数が閾値を下回ると前記メモリ出力の更新を再開して動画像出力とする。 - 特許庁

To provide a nonvolatile memory cell and a nonvolatile semiconductor memory device that supply a current required for rewriting of data without increasing current supply capability of a transistor, wherein error writing and incorrect reading are prevented.例文帳に追加

トランジスタの電流供給能力を高めることなく、データの書き換えに必要な電流供給が可能で、且つ誤書き込み及び誤読み出しの防止された不揮発性メモリセル、及び不揮発性半導体記憶装置を提供する。 - 特許庁

To provide an image output apparatus and an image processing method capable of reducing a time required for error diffusion processing, enhancing the image quality after the error diffusion processing, and carrying out the processing at a high speed with a small capacity of the memory.例文帳に追加

誤差拡散処理にかかる時間を短縮することができ、また、誤差拡散処理後の画像品質を向上させると共にこの処理をより少ないメモリで高速に行なうことができる画像出力装置及び画像処理方法を提供する。 - 特許庁

It can lower the error correction clock frequency when reproducing by making the capacity large for the error correction area, and can improve the vibration-proof property when recording by making the capacity large for the shockproof memory area.例文帳に追加

特に、再生時にはエラー訂正領域に割り当てる容量を大きくすることでエラー訂正処理のクロック周波数が下げられ、記録時にはショックプルーフメモリ領域に割り当てる容量を大きくすることで耐震性能を向上することができる。 - 特許庁

When the error of the storage data 50 exceeds the error correction capability, the memory controller 3 reads out storage data 70 to be back-up data of the storage data 50 from a back-up area 42 and outputs entity data contained in the storage data 70.例文帳に追加

格納データ５０のエラーがエラー訂正能力を超えている場合、メモリコントローラ３は、格納データ５０のバックアップデータである格納データ７０を、バックアップ領域４２から読み出し、格納データ７０に含まれる実体データを出力する。 - 特許庁

It is confirmed whether abnormality occurs in the interpretation or not, while sequentially interpreting a script, the script error is stored in the memory as error information when the abnormality occurs in the interpretation, and the script interpretation to the subfile is ended (steps 168-178).例文帳に追加

また、順にスクリプトを解釈しながら解釈に異常が発生したか否かを確認し、解釈に異常が発生すると、エラー情報としてスクリプトエラーをメモリに格納し、このサブファイルに対するスクリプト解釈を終了する（ステップ１６８〜１７８）。 - 特許庁

A decision by majority determination circuit 64 determines only digital data from respective memory circuits 621 to 625 in which the error determination circuits 631 to 635 determine that an error is not included by decision by majority for bit by bit, and outputs correct digital data.例文帳に追加

多数決判定回路６４は、誤り判定回路６３１〜６３５が誤りが含まれていないと判定した各記憶回路６２１〜６２５からのデジタルデータのみを１ビットずつ多数決によって判定して、正しいデジタルデータを出力する。 - 特許庁

A memory writing controller 3 specifies, from read data, a bit position for which error correction is required, based on an error correction check bit, merges writing requirement data based on a writing position specification signal output from a CPU1, and generates writing data before correction.例文帳に追加

メモリ書込み制御装置３は、リードデータからエラー訂正用検査ビットに基づきエラー訂正が必要なビット位置を特定し、ＣＰＵ１から出力されるライト位置指定信号に基づきライト要求データをマージして補正前のライトデータを生成する。 - 特許庁

Writing and erasing errors to a data written block and data erased block, respectively, are detected in a bit unit in order of the physical block number by using firmware and the errors are totaled to calculate a BER (Bit Error Rate) of the flash memory.例文帳に追加

ファームウエアによって、物理ブロック番号順に、データ書込済のブロックに対してはその書込みエラーを、データ消去済ブロックに対してはその消去エラーを、それぞれｂｉｔ単位で検出し、それらを総計して当該フラッシュメモリのBER（Bit Error Rate）を算出する。 - 特許庁

A mask circuit 25 performs a first conversion processing to an error correction code generated based on the user data to be written in the user area and the error correction code to which the first conversion processing is performed is written in the redundant area of a flash memory 2.例文帳に追加

ユーザー領域に書込まれるユーザーデータに基づいて生成された誤り訂正符号に対してマスク回路２５が第１の変換処理を施し、第１の変換処理が施された誤り訂正符号をフラッシュメモリ２の冗長領域に書込む。 - 特許庁

To provide an error checking and correction device and method for achieving the shortening of a time required for partial write and reduction in the size, which is applicable even to a CPU whose operation can not be temporarily stopped and a memory device equipped with the error checking and correction device.例文帳に追加

パーシャルライトに要する時間の短縮及び規模の低減を実現でき、動作を一時停止させることができないＣＰＵにも適用可能な誤り検出訂正装置及び方法、及び当該装置を備えるメモリ装置を提供する。 - 特許庁

To provide a printer system which copes with upsizing, high resolution and colorization of a displaying part without the need for a larger memory, when displaying, in a slide show, an error recovery procedure, in addition to a status, an electronic manual, and a comment display of content of an error.例文帳に追加

ステータス、電子マニュアル、エラー内容の解説表示の他に、エラー解除手順をスライドショウで表示する際に、多くのメモリを必要とせずに、表示部の大型化、高解像度化、カラー化に対応できるプリンタシステムを提供することを目的とする。 - 特許庁

When no error is detected and if the error check code is normal at data expansion, the CPU 7 is considers that proper firmware was transferred, and the firmware stored in the RAM 9 is written in the reloadable nonvolatile memory such as EEPROM 6.例文帳に追加

データ伸張時にエラーが検出されず、エラーチェックコードが正常であれば、ＣＰＵ７は正しいファームウェアが転送されたとして、ＲＡＭ９に格納されているファームウェアをＥＥＰＲＯＭ６等の書き換え可能な不揮発性メモリへ書き込む。 - 特許庁

It becomes possible to directly write out a result of multiple valued error diffusion processing and a binary valued result of the dither processing, without bit expansion for a memory area, by binarizing the output of the dither processing as 0 and the maximum output value of the error diffusion processing.例文帳に追加

ディザ処理の出力を０と誤差拡散処理の最大出力値の２値にする事で、一つの記憶領域に対して、多値化の誤差拡散処理結果と、２値化のディザ処理結果をビット拡張せずに直接書き出す事を可能にした。 - 特許庁

An error code correcting system consisting of 64 bits data bit and 9 bits check bit with respect to a memory array ARY such as a DRAM is introduced, for instance, and an error correction code circuit ECC according to the above arrangement is disposed adjacent to a sense amplifier column SAA.例文帳に追加

例えば、ＤＲＡＭなどのメモリアレイＡＲＹに対して、６４ビットのデータビットと９ビットのチェックビットからなる誤り符号訂正方式を導入し、これに伴う誤り訂正符号回路ＥＣＣをセンスアンプ列ＳＡＡに隣接して配置する。 - 特許庁

If there are the long flaw, etc., non-restorable by the error correction function in reproducing audio signals and video signals from the recording medium 100, the identification information and error point of the recording medium 100 are previously stored into a non-volatile memory 142.例文帳に追加

記録媒体１００からオーディオ信号，ビデオ信号を再生する場合に、誤り訂正機能で修復できない長い傷等がある場合に、あらかじめ不揮発性メモリ１４２にその記録媒体１００の識別情報とエラー箇所とを記憶する。 - 特許庁

In the SRAM block, an error in a memory cell having a small operating margin which is caused by a variation in threshold voltage is generated intentionally by an acceleration test, so as to previously perform a predictive diagnosis of an error that occurs during a normal operation.例文帳に追加

ＳＲＡＭブロックにおいて、しきい値電圧のバラツキによって生じた動作マージンの小さいメモリセルにおけるエラーを、加速試験によって意図的に発生させ、通常動作時に発生するエラーを事前に予知診断することを図る。 - 特許庁

A hard disk 10 of a picture data storing memory is set to report an error sector number without re-reading at the time of the occurrence of a sector reading error, and data to be stored in made to be the data block form of sector unit consisting of sector information and compressing code.例文帳に追加

画像データ蓄積メモリのハードディスク１０を、セクタ読み出しエラー発生時に再読み出しを行わずにエラーセクタ番号を報告するように設定し、格納されるデータをセクタ情報及び圧縮コードからなるセクタ単位のデータブロック形式とする。 - 特許庁

Writing and erasing errors to a data written block and data erased block, respectively, are detected in a symbol unit in order of the physical block number by using firmware and the errors are totaled to calculate an SER (Symbol Error Rate) of the flash memory.例文帳に追加

ファームウエアによって、物理ブロック番号順に、データ書込済のブロックに対してはその書込みエラーを、データ消去済ブロックに対してはその消去エラーを、それぞれシンボル単位で検出し、それらを総計して当該フラッシュメモリのSER（Symbol Error Rate）を算出する。 - 特許庁

Data for one ECC block demodulated by a demodulator circuit 300 are inputted to a PI line error correction circuit 110 while it is written in memory 110.例文帳に追加

復調回路３００によって復調された１ＥＣＣブロック分のデータは、メモリ１０１に書き込まれるに並行して、ＰＩライン誤り検出回路１１０に入力される。 - 特許庁

The nonvolatile memory device of the present invention also may reduce a reading error by determining operability of randomization in accordance with the operability of the page program during a read operation.例文帳に追加

また、本発明による不揮発性メモリ装置は、読出し動作の時、ページのプログラムの可否にしたがってランダム化の可否を決定することによって、読出しエラーを減らし得る。 - 特許庁

To provide an address error detector having a small area, capable of detecting an obstacle with high probability, which is generated at an address decode section of a memory circuit.例文帳に追加

メモリ回路のアドレスデコード部で発生する障害を高確率で検出できる小面積のアドレスエラー検出装置およびアドレスエラー検出方法を提供する。 - 特許庁

A sounding device 6 give an alarm like peeps indicating an error if the retrieval character string inputted by the data input device 2 doesn't exist in the memory 3 for telephone book data preservation.例文帳に追加

鳴音装置６は、データ入力装置２により入力された検索文字列が、電話帳データ保存用メモリ３にない場合に、エラーを示すビープ音等の警報を発する。 - 特許庁

For example, when read/write operation of 7 bits data in which parity bits of 3 bits are added to 4 bits data is performed for a memory cell array 21, error correction is performed every 7 bits data.例文帳に追加

メモリセルアレイ２１に、例えば、４ビットのデータに３ビットのパリティビットが付加された７ビットデータのリード／ライト動作を行う際、７ビットデータ毎にエラー訂正が行われる。 - 特許庁

In a hard disk drive (HDD) 1, being one example of the data storage, when there is an error in data stored in the nonvolatile semiconductor memory 25, rewriting into proper data is carried out.例文帳に追加

本発明の一実施形態によれば、ＨＤＤ１は、不揮発性半導体メモリ２５に記憶されているデータにエラーが存在する場合、正しいデータに書き換える。 - 特許庁

The mechanism of an unavailable cache tag is diverted to error management in the local memory area 22, and correct information is always acquired from the duplexed data.例文帳に追加

さらにローカルメモリ領域２２では、使われないキャッシュタグの機構をエラー管理に流用し、二重化したデータから、常に正しい情報が得られるように制御する。 - 特許庁

This system comprises programabilitiy by using a graphic technique, a multi tasking function, a protocol decode memory function, a simulation function, an active monitor function, and a finagle error insertion function.例文帳に追加

本システムはグラフ技法を用いるプログラマビリティ、マルチタスキング機能、プロトコル・デコード記憶機能、模擬機能、アクティブ・モニタ機能及びフィネグル誤り挿入機能を備えている。 - 特許庁

Thus, it is possible to detect the disturbance of the regularity of the address AD, and to verify that there is the possibility that an error occurs in the address AD to be used for the memory access test.例文帳に追加

これにより、アドレスＡＤの規則性の乱れを検出でき、メモリアクセス試験に使用されるアドレスＡＤに誤りの可能性があることを検証できる。 - 特許庁

An image having a data size larger than the capacity of an image memory 104, an image having no thumbnail image and an image having a decoding error at the time of index printing are made to be ineligible for printing.例文帳に追加

インデックスプリント時に、画像メモリ１０４のサイズより大きいサイズの画像、サムネイル画像がない画像、デコードエラーが発生した画像は印字対象外とする。 - 特許庁

To provide a memory test method of a computer system, which properly determines abnormal operation in dual channels due to the designing or manufacturing error of the computer system.例文帳に追加

コンピュ−タシステムの設計又は製造不良により正常に複数チャネルで動作していないケースを正確に判定できるコンピュータシステムのメモリ試験方法を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device and a writing method thereof, for achieving further miniaturization without causing a reduction in writing speed, a writing error, etc.例文帳に追加

書き込み速度の遅れや書き込み不良等を招くことなく、更なる微細化を実現し得る不揮発性半導体記憶装置及びその書き込み方法を提供する。 - 特許庁

A syndrome is then generated by using the read data, and an error correction operation is performed, based on the generated syndrome, for the data stored in the internal memory 45.例文帳に追加

そして、読み込んだデータを用いてシンドロームを生成し、該生成したシンドロームに基づいて内部メモリ４５に格納されているデータに対して誤り訂正処理を行う。 - 特許庁

To prevent occurrence of an erasure error caused by that a sector of non-existence is selected and erasure operation is performed when a memory region has capacity being different from power of 2.例文帳に追加

メモリ領域が２の累乗と異なる容量を持つ場合、存在しないセクタが選択されて消去動作したことで消去エラーになることを防止する。 - 特許庁

To perform servo-control not only in a stable driving condition but also with less error and highly precisely in a control equipment with an actuator including shape memory alloy.例文帳に追加

形状記憶合金を含むアクチュエータを用いた制御装置において、駆動状態が安定しているだけでなく、誤差が少なく精度の高いサーボ制御を行なう。 - 特許庁