「Memory Error」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

Furthermore, a code error correction means rearranges each hamming code block in the unit of bits, preferably a plurality of syndrome registers calculate the error syndrome of the hamming code block and a code error for each hamming code block is corrected by selection of memory planes, based on the arithmetic result.例文帳に追加

また、符号誤り訂正手段を各ハミング符号ブロックに渡ってビット単位で並び換えを行い、好ましくは、複数面のシンドロームレジスタをハミング符号ブロックの誤りシンドロームを演算し、その演算結果に基づき各ハミング符号ブロックの符号誤り訂正を面切換により行う。 - 特許庁

To provide a storage device and a recording and reproducing system which, when encrypted data is recorded in a nonvolatile memory and if a one-bit error occurs in the encrypted data, prevents the influence of the error from spreading as a multi-bit error upon decryption.例文帳に追加

暗号化されたデータを不揮発性メモリに記録した際に、暗号化データに１ビットのエラーが生じた場合でも、暗号化復号化した際に多ビットエラーとなってエラーの影響が拡大するのを防止することが可能な記憶装置及び記録再生システムを提供することである。 - 特許庁

When an error is generated after updating to the firmware 52, the error information is stored in an error information storing area 402, and the floppy disk device initializing means 511 is copied to a special area 53, and developed to a developed area 201 of a memory 20, and executed, and returned to the old firmware 51.例文帳に追加

ファームウェア５２に更新後、エラーが発生すると、エラー情報をエラー情報格納領域４０２に格納し、特別領域５３に、フロッピーディスク装置初期化手段５１１を複写し、さらにメモリ２０の展開領域２０１に展開し、実行し、旧ファームウェア５１に戻す。 - 特許庁

A error- conversion correcting part 108 determines error-conversion of data when a predicted value and the determined value of the voice quantization bit number are different, and gives position information of start and end of the error- converted data to an IDE interface part 109, thereby controlling an output of the buffer memory 107.例文帳に追加

この音声量子化ビット数の予測値と判定値が異なるデータの誤変換との判断により誤変換訂正部１０８は、ＩＤＥインターフェース部１０９に誤変換データの開始と終了の位置情報を与え、バッファメモリ１０７の出力を制御する。 - 特許庁

When the ECC circuit 40 detects an error of two-bit data, a reading characteristic during reading data from a memory cell 310 by the data reading part 32 is changed, errors of data of one-bit or below are corrected, and data whose error becomes one bit is corrected by using an error correction code.例文帳に追加

ＥＣＣ回路４０が２ビットのデータの誤りを検出した場合に、データ読出部３２がメモリセル３１０からデータを読出すときの読出特性を変更して、１ビット以下のデータの誤りに訂正し、誤りが１ビットとなったデータを、誤り訂正符号を用いて訂正する。 - 特許庁

To provide an information processor and an error information holding method for the information processor for reading error information without newly adding a nonvolatile memory, even after power source off or reset or rebooting execution and easily specifying an error cause further.例文帳に追加

電源オフまたは、リセットあるいはリブートが実行された後であっても、新規に不揮発性メモリを追加することなくエラー情報を読み出すことが可能であり、さらにエラー原因の特定を容易にすることを可能とする情報処理装置及び情報処理装置のエラー情報保持方法を提供する。 - 特許庁

Generation of an error check code and scramble processing are conducted in parallel, and just after them, an inner code of data in the unit of sectors is generated, an ID, the error check code for the ID, scrambled data, the error check code in the unit of sectors and the inner code are written in a temporary storage memory.例文帳に追加

エラー検出用符号の生成とスクランブル処理とを並行して行ない、その直後にセクタ単位のデータの内符号を生成して、ＩＤ、該ＩＤのエラー検出用符号、スクランブルされたデータ、セクタ単位のエラー検出用符号、及び内符号とを、一時記憶メモリに書き込む。 - 特許庁

In a page copying operation, if the error detection circuit 11b detects an error in page data read out from a copy source Pa, the page data read out is transferred to the controller 12 and error-corrected in the ECC circuit 12a before being copied to a copy destination Pb of a memory cell array.例文帳に追加

ページコピー動作において、コピー元Ｐａより読み出したページデータの誤りが誤り検出回路１１ｂによって検出された場合には、その読み出したページデータをコントローラ１２に転送し、ＥＣＣ回路１２ａによる誤り訂正処理を行った後、メモリセルアレイのコピー先Ｐｂにコピーする。 - 特許庁

When the transmission error is detected, the transmission error detection part 4A connects a 1st communication part 21 to a memory part 5A or radio communication part 5B by a 1st switch SW1 to switch the communication mode of the data communication part 2A to a 1st communication mode.例文帳に追加

伝送エラーが検出されたとき、伝送エラー検出部4Aは第一のスイッチSW1により第一通信部21をメモリ部5A又は無線通信部5Bへ接続し、データ通信部2Aの通信モードを第一の通信モードへ切り換える。 - 特許庁

According to the memory system, during writing, when write data is looped back, and the write data is an error, the error has occurred between first processing units (51 to 53) or second processing units (56 to 58) and an input/output unit (60).例文帳に追加

本発明のメモリシステムによれば、ライト時において、ライトデータをループバックし、そのライトデータがエラーである場合、そのエラーは、第１処理部（５１〜５３）、第２処理部（５６〜５８）と入出力部（６０）間で発生している。 - 特許庁

Moreover, a column unit error number correction symbol generation frequency counter 4 counts the number of generation frequency of each error number correction symbol in columns, and a symbol unit correction state memory circuit 5 stores the correction states of each symbol.例文帳に追加

また、列単位エラー数訂正シンボル発生度数カウンタ４は、列単位で各エラー数訂正シンボルの発生度数をカウントし、シンボル単位訂正状態記憶回路５は、各シンボルの訂正状態を記憶していく。 - 特許庁

A horizontal correcting function 10 sets a correction target range based on the angle error for photographed image data on a memory 2 to generate image data having the corrected angle error from the image data in the correction target range.例文帳に追加

撮影されたメモリ２上の画像データに対して、水平補正機能１０により、角度誤差に基づく補正対象範囲を設定し、補正対象範囲の画像データから角度誤差を補正した画像データを生成する。 - 特許庁

Thereby, the subfile wherein the script error occurs and a position on a print page of the subfile can be properly decided form the start position of the subfile stored in the memory, the area size information and the error information.例文帳に追加

これにより、メモリに格納しているサブファイルの開始位置、領域寸法情報及びエラー情報から、スクリプトエラーの発生しているサブファイルとそのサブファイルの印刷ページ上での位置を的確に判断することができる。 - 特許庁

To provide a transmission error detection system and a transmitter by which a software error of a memory provided in a transmitting interface device is detected in the transmitting interface device and circuit scale is not increased.例文帳に追加

送信インターフェース装置内に設けたメモリのソフトエラーを送信インターフェース装置の中で検出することができ、かつ、回路規模を増大させない伝送誤り検出方式および伝送装置を提供する - 特許庁

To provide a controller device or the like for improving usability by exactly eliminating a synchronization error that affects a product function about a line synchronization error resulting from the contention of a shared memory between a plurality of LSIs.例文帳に追加

複数ＬＳＩ間でなされる共有メモリの競合に起因したライン同期エラーに対して、製品機能に影響を及ぼす同期エラーを適確に解消し、ユーザビリティの向上を図るコントローラ装置等を提供する。 - 特許庁

To reduce memory capacity for storing a density error value that occurs and to obtain an image processing result with high graininess in an image processing method for recording a multiple tone image by an error diffusion method.例文帳に追加

誤差拡散法により多階調の画像を記録する画像処理方法において、発生する濃度誤差値を格納するメモリ容量を低減するとともに、粒状性のよい画像処理結果を得ることを目的とする。 - 特許庁

When the failure error corresponding to the received message is a fatal error which requires power-off and power-on, the application management part 401 sets a save start size (a threshold value) 706 to the nonvolatile memory to the minimum size (S23).例文帳に追加

受信したメッセージ対する障害エラーが電源ＯＦＦ／ＯＮを伴うような致命的エラーである場合、アプリケーション管理部４０１は、不揮発性メモリへの保存開始サイズ（閾値）７０６を最小サイズに設定する（Ｓ２３）。 - 特許庁

By this reason, the NAND flash memory 108 and the processor 110 are configured to avoid that the ECC (bit error) error of maximum n bits detectable by devices and generated during data read.例文帳に追加

これにより、ＮＡＮＤ型フラッシュメモリ１０８およびプロセッサ１１０は、データ読み出しの際に生じるデバイスが検出可能である最大ｎビットのＥＣＣ（ビット化けエラー）エラーを回避するように構成されている。 - 特許庁

To provide a burst transfer control circuit and a burst transfer controlling method which detect an error when burst transfer is made to a memory and can forcedly finish the burst transfer when the error is detected.例文帳に追加

メモリへのバースト転送時に誤り検出を行い、誤りを検出した場合に当該バースト転送を強制的に終了させることができるバースト転送制御回路及びバースト転送制御方法を提供すること。 - 特許庁

When reproduced information data are written in a 1st memory 3, an inner error detecting and correcting part 7 detects and corrects an error by utilizing an inner parity and attaches detection correction results at this time to the information data.例文帳に追加

第１のメモリ３に再生された情報データが書き込まれると、インナー誤り検出訂正部７はインナーパリティを利用して誤り検出訂正を施し、この時の検出訂正結果を情報データに付加する。 - 特許庁

The device includes: a memory cell array; the error detection and correction circuit performing error detection and correction of read data; and a buffer register that is provided for temporarily storing read data and data to be written and set, such that the number of data bits is a multiple of the number of data bits containing a check bit for processing error detection and correction by the error detection and correction circuit.例文帳に追加

メモリセルアレイと、読み出しデータのエラー検出と訂正を行なうエラー検出訂正回路と、読み出しデータ及び書き込みデータを一時格納するために設けられた、データビット数が前記エラー検出訂正回路によるエラー検出訂正処理の際のチェックビットを含めたデータビット数の整数倍に設定されたバッファレジスタとを備える。 - 特許庁

To provide a simulation device for a PLC, the simulation device capable of making it easy to understand specifications of an error memory provided by the PLC and to change the logical value of a desired error bit into an error equivalent value by a simple operation without incorporating any dedicated logic for generating errors into a ladder diagram program in using a dedicated error generating command.例文帳に追加

そのＰＬＣが提供する異常メモリの仕様を容易に理解させることができると共に、専用の異常発生命令を使用する場合のように、ラダー図プログラム中に別途異常発生用の専用ロジックを組み込むことなく、所望する異常ビットの論理値を簡単な操作で異常相当値へと変化させることができること。 - 特許庁

A parity error generation instruction circuit 7 instructs, when an external pality error generation control signal S2 is "1" in system software verification, a parity bit generation circuit 8 to generate a parity bit PB of an error value obtained by inverting a normal value, when a CPU 1 accesses an address which should generate a parity error in a pseudo manner within a memory 5.例文帳に追加

パリティエラー発生指示回路７は、外部パリティエラー発生制御信号Ｓ２＝“１”とされ、システムソフトウエア検証時とされると、ＣＰＵ１からメモリ５内の擬似的にパリティエラーを発生すべきアドレスにアクセスが行われたときに、正常値を反転してなるエラー値のパリティビットＰＢを生成することをパリティビット生成回路８に指示する。 - 特許庁

The memory end terminal resistance control part 7 outputs an ODT control signal for controlling use of an ODT or nonuse thereof in each of the plurality of memory elements, and the ECC circuit 8 detects an error of a data output from the plurality of memory elements.例文帳に追加

メモリ終端抵抗制御部７は、複数のメモリ素子毎にＯＤＴを使用とするか未使用とするかを制御するためのＯＤＴ制御信号を出力するＥＣＣ回路８は、複数のメモリ素子から送出されるデータのエラーを検出する。 - 特許庁

The same stored data as stored data stored in a memory array 2a of a CAM section CMU are made to be stored in a memory array 2b of a RAM section RMU, and a check bit for deciding an error of the stored data stored in the memory array 2b is further added and is made to be stored.例文帳に追加

ＣＡＭ部ＣＭＵのメモリアレイ２ａに記憶された記憶データと同じ記憶データをＲＡＭ部ＲＭＵのメモリアレイ２ｂに記憶させるとともに、メモリアレイ２ｂに記憶させる記憶データのエラーを判定するための検査ビットをさらに付加して記憶させる。 - 特許庁

To prevent the invalidation of a whole nonvolatile memory 14 and the occurrence of any failure in the use of an IC card C equipped with the nonvolatile memory 14 even when the writing error of data is occurred even in a portion of a storage area on the nonvolatile memory 14.例文帳に追加

不揮発性メモリ１４上の一部の記憶領域においてデータの書込みエラーが発生しても、不揮発性メモリ１４全体が使用不能となったり、当該不揮発性メモリ１４を具備したＩＣカードＣの使用に不具合が生じたりすることを防止できる。 - 特許庁

The method includes the steps of:determining a bit error rate and/or a number of bit errors associated with a signal indicating information read from a particular part of a memory; comparing the bit error rate and/or the number of bit errors with an error threshold; and determining whether to retire the particular part of the memory at least partially based on the comparison.例文帳に追加

メモリの特定部分から読み出した情報を表す信号に関連する、ビット誤り率および／またはビット誤り数を決定するステップと、前記ビット誤り率および／または前記ビット誤り数をエラー閾値と比較するステップと、および少なくとも部分的には前記比較に基づいて、前記メモリの前記特定部分を退役させるか否かを決定するステップとを有する。 - 特許庁

When a microcomputer 4 detects an error, the microcomputer 4 selects a display pattern by each error occurrence location stored in a memory area of a ROM 5 based on the detected error and selects a restoration level stored in the memory area of the ROM 5 and applies display control to the display section provided to an operation panel 7 at the restoration level at which the display pattern is selected.例文帳に追加

マイクロ・コンピュータ４はエラーを検出すると、その検出したエラーに基づいて、ＲＯＭ５のメモリエリアに記憶されているエラーの発生場所毎の表示パターンを選択すると共にＲＯＭ５のメモリエリアに記憶されている復帰レベルを選択し、選択した表示パターンを選択した復帰レベルでオペレーションパネル７に設けられた表示部の表示制御をする。 - 特許庁

To prevent the destruction of data of a cell sharing part already written due to power shutting-off or write-in error in a semiconductor memory device.例文帳に追加

半導体記憶装置において、電源断や書き込みエラーで既に書き込みを完了していたセル共有部分のデータが破壊されないようにすること。 - 特許庁

To disclose a method and device for making use of different error correction code algorithm to code and decode contents of a block in a nonvolatile memory.例文帳に追加

不揮発性メモリ内ブロックのコンテンツを符号化および復号化するために、異なるエラー訂正コードアルゴリズムを利用するための方法および装置が開示される。 - 特許庁

If an error occurs at a certain page while reading from an HDD 43, the fact is notified from an HDD control part to 44 a memory control part 45.例文帳に追加

ＨＤＤ４３から読み出しを行っている際に、あるページでエラーが発生した場合、ＨＤＤ制御部４４からメモリ制御部４５に通知される。 - 特許庁

To provide a time switch for controlling an electric fan capable of setting a program simply with a small amount of setting memory, and preventing a setting error.例文帳に追加

少ない設定メモリで簡単にプログラムを設定することができ、設定誤りも防止することができる電動ファン制御用タイムスイッチを提供する。 - 特許庁

To efficiently diagnose an error of a primary memory device mounted on a control computer corresponding to a vehicle state, and to improve liability of steering control.例文帳に追加

制御コンピュータに搭載される一次記憶装置のエラー診断を車両状態に応じて効率よく行い、操舵制御の信頼性を向上させる。 - 特許庁

When the occurrence of sound skipping is discriminated, information showing the occurrence of a recording error on an object track is stored on the memory 109 by the processing control part 101.例文帳に追加

音飛びが発生したと判別した場合、処理制御部１０１は、対象トラックに録音エラーが生じた旨の情報をメモリ１０９に記憶する。 - 特許庁

At this time, in the case where a read error is generated and the reading is enabled by a retry operation, data of the block is retreated to a data memory part 10 beforehand.例文帳に追加

その際、読み込みエラーが発生し、リトライ動作によって読み込み可能となった場合に、そのブロックのデータを、データ記憶部１０に予め待避させておく。 - 特許庁

The ICP module generates encoded data capable of error detection correction processing between the channels by using the data stored in each nonvolatile memory.例文帳に追加

ＩＣＰモジュールは、前記各不揮発性メモリに記憶されるデータを使用して、チャネル間の誤り検出訂正処理が可能な符号化データを生成する。 - 特許庁

When an error occurs, a disk ejection program 23 ejects the log recorded in the shared memory 8 into a log file 9a in a disk 9 in the PC 3.例文帳に追加

エラーが発生したとき、ディスク吐き出しプログラム２３は、共有メモリ８に記録されているログをＰＣ３内のディスク９のログファイル９ａに吐き出す。 - 特許庁

To provide a nonvolatile memory capable of error detection and correction on stored data even if a line failure occurs without increasing footprint.例文帳に追加

占有面積の拡大を招くことなく、ライン故障が発生した場合でも格納したデータのエラー検出、エラー訂正を可能にした不揮発性メモリを実現する。 - 特許庁

In the NAND type flash memory 130, besides the data for users, an ECC_A that is a first code for error correction corresponding to the data for users is stored.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１３０には、ユーザ用データ以外に、ユーザ用データに対応した第１次のエラー訂正用符号であるＥＣＣ＿Ａとが格納される。 - 特許庁

To provide an error correction decoding device capable of reducing an access number to a memory having a relatively large storage capacity and reducing power consumption.例文帳に追加

記憶容量の比較的大きいメモリへのアクセス回数を減少させ、消費電力を低減することができる誤り訂正復号装置を提供する。 - 特許庁

A code received and demodulated on the side of a MAIN or SUB antenna is inputted to syndrome calculating circuits 1 and 6, and memory circuits 2 and 7 of an error correction circuit.例文帳に追加

MAIN又はSUBアンテナ側にて受信し復調した符号は誤り訂正回路のシンドローム計算回路１、６及びメモリ回路２、７に入力される。 - 特許庁

To prevent a buffer memory from overflowing due to a clock error even if the utilization ratio of a transmission line is high in a communication device for transmitting and receiving a frame.例文帳に追加

フレームを送受信する通信装置において、伝送路の利用率が高い場合でもクロック誤差が原因でバッファメモリが溢れることを防止する。 - 特許庁

The main control device 30 reads the sewing machine operating condition including the error such as a thread cut, and stores the condition in a memory for accumulation.例文帳に追加

主制御装置３０は、糸切れ等のエラーを含むミシン動作状況を読み込み、その状況を履歴データとしてメモリに累積的に記憶する。 - 特許庁

To provide a color converting apparatus capable of economizing memory capacitance required for real use of an error value storage means that is a three-dimensional lookup table (LUT).例文帳に追加

３次元ルックアップテーブルである誤差値格納手段の実使用時に必要なメモリ容量を節約することが可能を可能とした色変換装置を提供する。 - 特許庁

When the error information is notified from the external apparatus, the retrieval key character string for retrieving the electronic data stored in an external memory device 11 is prepared (S42).例文帳に追加

外部の機器からエラー情報が通知されると、外部メモリ装置１１に記憶された電子データを検索するための検索鍵文字列を作成する（Ｓ４２）。 - 特許庁