「Memory Error」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

An error correction device 104 applies missing correction to demodulated data stored in a demodulation data memory 102 by using the missing flag stored in a missing flag memory 103 and a missing flag delete device 105 instructs delete of the missing flag set in the corrected demodulation data to the missing flag memory 103.例文帳に追加

誤り訂正器１０４は、復調データメモリ１０２に保持された復調データに対し、消失フラグメモリ１０３に保持された消失フラグを用いて消失訂正し、消失フラグ消去器１０５が訂正された復調データに設定された消失フラグの消去を消失フラグメモリ１０３に指示する。 - 特許庁

Reproduced data of plural channels are subjected to inner code corrections to be all written in a buffer memory 7 and the data of a sync block whose error is small are selected by referring to a first information memory 6 in which results of the inner code corrections are stored and the data are subjected to an outer code correction to be written back in an original address position of the memory 7.例文帳に追加

再生された複数チャンネルのデータを内符号訂正してバッファーメモリ７に全て書きこみ、内符号訂正の結果を格納した第１の情報メモリ６を参照にして、エラーの少ないシンクブロックのデータを選択して外符号訂正を行い、元のバッファーメモリ７のアドレス位置に書き戻す。 - 特許庁

The memory regions 11b-1, 11b-3 are made larger than the memory region 11b-2, an ECC code for enabling higher error detection correcting capability for normal data of page P0, P31 being assembly of cells MC0, MC31 being adjacent to a block gate selection transistor is stored in the memory regions 11b-1, 11b-3.例文帳に追加

メモリ領域１１ｂ-1，１１ｂ-3をメモリ領域１１ｂ-2よりも大きくし、メモリ領域１１ｂ-1，１１ｂ-3には、ブロック選択ゲートトランジスタに隣接するセルＭＣ０，ＭＣ３１の集合であるページＰ０，Ｐ３１の通常データに対し、より高いエラー検出訂正能力を可能にするためのＥＣＣコードを格納させる。 - 特許庁

In a first control unit 26a, when a memory controller 56a records the event in a first memory 57a, if a recording error detector 58a detects any record errors of the memory 57a, a communication control part 51a instructs a communication control part 51b of a second control unit 26b connected with a network 15 to record the event.例文帳に追加

第１の制御装置２６ａは、メモリ制御部５６ａがイベントを第１のメモリ５７ａに記録するときに、記録エラー検出部５８ａがメモリ５７ａの記録エラーを検出した場合は、通信制御部５１ａが、ネットワーク１５に接続された第２の制御装置２６ｂの通信制御部５１ｂにイベントの記録を指示する。 - 特許庁

To provide an element operation frequency recording device estimating an error between an operation frequency recorded in a nonvolatile memory and an actual operation frequency when recording the element operation frequency in the nonvolatile memory at predetermined time intervals.例文帳に追加

素子の動作回数を所定時間ごと不揮発性メモリに記録するに際して、不揮発性メモリに記録された動作回数と、実際の動作回数との間の誤差を推定できる素子動作回数記録装置を提供することを目的とする。 - 特許庁

To provide an information processor equipped with a memory which stores an application program and a memory which stores a program to be performed by a processor, and to provide a method for, when any error is occurred in the program to be performed, performing the program by exchanging the whole program.例文帳に追加

アプリケーションプログラムを保持するメモリと、プロセッサで実行するプログラムを格納するメモリとを備え、実行するプログラムにエラーが生じたときに、プログラムごと取り替えてプログラムを実行する手法を備えた情報処理装置を提供する。 - 特許庁

The control part updates stored information of the memory, executes true or false determination for specific partial information within the information stored in the memory, and causes the protection mechanism part to prohibit charge or discharge when an error is detected in the true or false determination.例文帳に追加

制御部は、メモリの記憶情報を更新し、メモリに記憶された情報の内の特定の一部の情報について正誤判定を行い、その正誤判定で誤りが検出された際に保護機構部で充電又は放電を禁止させる。 - 特許庁

Thus, the latest block can be extracted from the memory MMi, when the cache error occurs on the other processor PRi, and it is not necessary to request write-back from the memory MMi to the cache Cmi which is the only one holding the latest block.例文帳に追加

これにより、他のプロセッサＰＲｉがキャッシュミスをおこした場合に、メモリＭＭｉから最新のブロックを取り出すことができ、メモリＭＭｉから最新のブロックを唯一保持するキャッシュＣＭｉに対して書き戻し要求を行う必要がなくなる。 - 特許庁

A memory system 1 includes a nonvolatile memory having a first storage area 22 and a second storage area 21, and a controller 12 for raising error correction capability higher than the first storage area 22 when writing into the second storage area 21.例文帳に追加

メモリシステム１は、第１の記憶領域２２と第２の記憶領域２１とを有する不揮発性メモリと、第２の記憶領域２１への書き込み時に、第１の記憶領域２２よりもエラー訂正能力を高くするコントローラ１２とを含む。 - 特許庁

When an error occurs in the photographic processor 20 and a data sampling instruction is supplied, only the operation history data corresponding to the transfer mode concerned with the name stored in the mode name storage part 33 are transferred from a main memory 35 to a local memory 36.例文帳に追加

すると、写真処理装置２０にエラーが発生してデータ採取命令が供給された場合に、モード名記憶部３３に記憶された名称に係る転送モードに対応する動作履歴データだけがメインメモリ３５からローカルメモリ３６に転送される。 - 特許庁

Each of resource manager hosts A-X which execute jobs executes a job while managing resources such as a CPU, a memory and a disk, and reports a resource error to an integrated manager host 10 when the CPU efficiency is deteriorated, or the memory or disk is insufficient.例文帳に追加

ジョブの実行を行うリソースマネージャホストＡ〜Ｘのそれぞれは、ＣＰＵ、メモリ、ディスク等リソースを管理してジョブの実行を行い、ＣＰＵ効率が悪くなったり、メモリやディスクが不足した場合に、統合マネージャホスト１０にリソースエラーを報告する。 - 特許庁

The encoding unit 204 includes a data reading unit 300, a line memory control unit 301, a line memory 302, a prediction processing unit 303, a prediction error processing unit 304, a slide/list generation processing unit 305, a code format generation processing unit 306, and a code writing unit 307.例文帳に追加

符号化部２０４は、データ読み込み部３００、ラインメモリ制御部３０１、ラインメモリ３０２、予測処理部３０３、予測誤差処理部３０４、スライド／リスト生成処理部３０５、符号フォーマット生成処理部３０６、および、符号書き込み部３０７を有する。 - 特許庁

To provide a nonvolatile semiconductor memory device such as a NOR type flash memory and the like which can suppress a depletion of a control gate electrode between floating gate electrodes drastically and contains a multi-value type in which a read error is difficult to occur, and its manufacturing method.例文帳に追加

浮遊ゲート電極間の制御ゲート電極の空乏化を大幅に抑制できて、読み出しエラーが起こりにくい多値型を含むＮＯＲ型のフラッシュメモリ等の不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁

When a recording error occurs (YES at #3) during data recording of a 1st disk (#2) while storing the data in a buffer memory (#1), the optical disk device ejects the optical disk after finalizing it (#4) and records the data stored in the buffer memory 9 on a spare optical disk (#5).例文帳に追加

バッファメモリにデータを蓄積しながら（＃１）、１枚目の光ディスクのデータ記録中に（＃２）、記録エラーが発生すると（＃３においてＹＥＳ）、光ディスクをファイナライズした後（＃４）、排出して、バッファメモリ９に蓄積したデータを予備の光ディスクに記録する（＃５）。 - 特許庁

To provide a method for combining multilevel memory cells, by which capacity for storing data of a storage medium can be increased, the accuracy of data to be accessed is secured and the storage space of the storage medium can be fully utilized and for providing combination of the multilevel memory cells with an error correction mechanism.例文帳に追加

記憶媒体のデータを保存する容量を増加し、アクセスするデータの正確性を確保し、記憶媒体の保存空間を十分に利用できる、マルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法を提供する。 - 特許庁

To provide a memory card for reducing the load of the CPU of a host and a memory card, and for reducing power consumption by outputting a busy signal showing the processing period of a secure token or a write error signal to a data terminal.例文帳に追加

セキュアトークンの処理期間を示すビジー信号やライトエラー信号をデータ端子上に出力可能とし、ホスト及びメモリカードのＣＰＵの負担を軽減するとともに、これらの消費電力を低減することが可能なメモリカードを提供する。 - 特許庁

A conditional branching discrimination part 1 for judging that an instruction read from an external memory or a cache memory is a conditional branching instruction for program debugging is provided inside this data processor, and in the case that the decided result is the conditional branching instruction, a conditional branching instruction detection result signal for generating a cache memory error is reported to the built-in cache memory 3.例文帳に追加

データ処理装置内にプログラムデバッグ用として、外部メモリまたはキャッシュメモリから読み込まれた命令が条件分岐命令であることを判定する条件分岐判別部１を持たせ、その判定結果が条件分岐命令であった場合には、内蔵しているキャッシュメモリ３に対してキャッシュメモリミスを発生させるための条件分岐命令検出結果信号を通知する。 - 特許庁

Provided are an on-chip data scrubbing device including an error correction circuit which performs data scrubbing within a chip of a semiconductor memory device and a method thereof, a refresh method of the memory device comprising the steps of performing at least one refresh without scrubbing on a corresponding portion of the memory device and performing at least one refresh with scrubbing on a corresponding portion of the memory device.例文帳に追加

半導体メモリ装置のチップ内部でデータ・スクラビングを行うエラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法であって、該メモリ装置のリフレッシュ方法は、メモリ装置の対応する部分について、スクラビングのない少なくとも１つのリフレッシュを行う段階と、メモリ装置の対応する部分について、スクラビングを有する少なくとも１つのリフレッシュを行う段階と、を含む。 - 特許庁

A semiconductor device 1 in one embodiment includes a NAND type flash memory 22 that can hold data, an error correction section 38 for detecting and correcting data errors, and tables 35 and 36 having information on an error correction method to be used per data.例文帳に追加

実施形態に係る半導体装置１は、データを保持可能なＮＡＮＤ型フラッシュメモリ２２と、データについての誤りを検出・訂正する誤り訂正部３８と、データ毎に、使用される誤り訂正方式についての情報を有するテーブル３５、３６とを具備する。 - 特許庁

An EOR circuit 45 compares the operation result of the CRC operation with 1st decision data as the result of a CRC check in the PI error correction and stores 2nd decision data for a CRC check in the PO error correction in a memory 47.例文帳に追加

ＥＯＲ回路４５は、ＣＲＣ演算の演算結果とＰＩ誤り訂正においてＣＲＣチェックを行った結果である第１判定データを比較してＰＯ誤り訂正におけるＣＲＣチェックのための第２判定データをメモリ４７に格納する。 - 特許庁

A comparator 22 compares the mismatched bit number 112 with an error permission bit number 114 stored in an error permission memory 20 to generate a phase detection signal 116, and a timing control circuit 24 corrects the phase of a data incorporating clock 120 on the basis of the signal 116.例文帳に追加

比較器22では、不一致ビット数112と誤り許容メモリ20に格納されている誤り許容ビット数114とを比較して位相検出信号116を生成し、タイミング制御回路24では位相検出信号116に基づいてデータ取り込みクロック120の位相を補正する。 - 特許庁

When the read-out operation is carried out with respect to an error address stored in the cell information storage part, the data read out from an error memory cell are masked, and a logic value corresponding to the cell information stored in the cell information storage part is forcedly outputted to an outside terminal.例文帳に追加

セル情報記憶部に記憶されているエラーアドレスに対する読み出し動作が実行されるとき、エラーメモリセルから読み出されるデータはマスクされ、セル情報記憶部に記憶されたセル情報に応じた論理値が、外部端子に強制的に出力される。 - 特許庁

A supervisory and control part 13 supervises the presence/absence of the error detection information in the dual port memory 12 in supervisory timing different from the detection timing just by prescribed time at the interval of the same fixed time, and when the error detection information is read out, alarm information 14 is generated.例文帳に追加

監視制御部１３は、同じ一定時間ごとに検出タイミングとは所定時間だけ異なる監視タイミングでデュアルポートメモリ１２のエラー検出情報の有無を監視し、エラー検出情報を読み出した場合には警報情報１４を発生する。 - 特許庁

Since the error correction of a PO sequence is performed with partial block data composed of the data of L bytes in a PI code direction and N pieces in a PO code direction as a unit from the correction buffer 9, the frequency of access to the memory 6 is reduced and the error correction processing is performed at a high speed.例文帳に追加

訂正バッファ９からPI符号方向にＬバイト、PO符号方向にＮ個のデータからなる部分ブロックデータを単位としてPO系列のエラー訂正を行うため、メモリ６へのアクセス頻度を減らして同エラー訂正処理を高速に行うことができる。 - 特許庁

It is responsible for either handling the error and clearing the exception or returning after cleaning up any resources it holds (such as object references or memory allocations); it should not continue normally if it is not prepared to handle the error.例文帳に追加

エラーを処理して例外をクリアするか、あるいは(オブジェクト参照またはメモリ割り当てのような)それが持つどんなリソースも取り除いた後に戻るかのどちらか一方を行う責任があります。 エラーを処理する準備をしていなければ、普通に続けるべきではありません。 - Python

A threshold generating portion 31 generates a threshold signal so as to make the amount of average error built in a error memory portion 36 almost zero, based on an estimated pixel signal generated by a pixel value estimating portion 10 and a correction signal generated by a correction signal generating portion 20.例文帳に追加

閾値生成部３１は、画素値推定部１０で生成された推定画素信号と、補正信号生成部２０で生成された補正信号と、に基づいて、誤差記憶部３６内の平均誤差蓄積量が略ゼロとなるように閾値信号を生成する。 - 特許庁

An error detection circuit 32 detects an error of the redundant address data by using the checksum and an address control circuit 36 switches inputted address data to address data corresponding to a redundant address memory area when no error is detected in the redundant address data and the redundant address data coincides with the inputted address data.例文帳に追加

誤り検出回路３２は、チェックサムを用いて冗長アドレスデータの誤り検出を行い、アドレス制御回路３６は、冗長アドレスデータに誤りが検出されず、かつ当該冗長アドレスデータと入力アドレスデータとが一致したときに、当該入力アドレスデータを当該冗長アドレスメモリ領域に対応するアドレスデータに切り換える。 - 特許庁

When writing a page unit of plural logic pages constituting a logic block in a memory via plural channels, error correction channel determination means determines channels in a page unit to which error correction channels are allotted so that the number of the logic pages in the plural channels to which error correction channels are allotted is equal to each other.例文帳に追加

実施形態によれば、誤り訂正チャネル決定手段は、論理ブロックを構成する複数の論理ページがページ単位に複数のチャネルを介してメモリに書き込まれる際に、複数のチャネルのそれぞれに誤り訂正チャネルが割り当てられる論理ページの数が均等になるように、ページ単位に誤り訂正チャネルが割り当てられるチャネルを決定する。 - 特許庁

The receiver 70, 71 stores data of only packets without error among received packet series 2 in a packet series data memory means 714, and receives the same data unit 1 a plurality of times to make the data unit 1 reproducible without error, even if there is an error in a part of the packets 3 received, respectively.例文帳に追加

また、受信装置７０，７１において、受信したパケットシリーズ２のうち誤りのないパケットのデータのみをパケットシリーズデータ記憶手段７１４に記憶することにより、同一のデータユニット１を複数回受信することにより、それぞれ受信されるパケット３の一部に誤りがあっても、誤りのないデータユニット１を再生することができる。 - 特許庁

The vertical streak noise removing section 70 of a C-MOS image sensor comprises a memory 32 for storing the error value for each column of an image signal outputted from the image sensor, sections 72 and 73 for correcting the error value, and a circuit 74 for subtracting an error value corrected at the correcting sections 72 and 73 from the image signal outputted from the image sensor.例文帳に追加

Ｃ−ＭＯＳイメージセンサの縦筋ノイズの除去処理部７０は、イメージセンサから出力された画像信号のカラム毎の誤差値を格納する誤差値格納メモリ３２と、誤差値を補正する補正部７２，７３と、イメージセンサから出力された画像信号から補正部７２，７３により補正された誤差値を減算する減算回路７４とを備える。 - 特許庁

The vertical streak noise removing section 30 of a C-MOS image sensor comprises a memory 32 for storing the error value for each column of an image signal outputted from the image sensor, sections 45 and 46 for correcting the error value, and a circuit 47 for subtracting an error value corrected at the correcting sections 45 and 46 from the image signal outputted from the image sensor.例文帳に追加

Ｃ−ＭＯＳイメージセンサの縦筋ノイズの除去処理部３０は、イメージセンサから出力された画像信号のカラム毎の誤差値を格納する誤差値格納メモリ３２と、誤差値を補正する補正部４５，４６と、イメージセンサから出力された画像信号から補正部４５，４６により補正された誤差値を減算する減算回路４７とを備える。 - 特許庁

At the recording/ reproducing operation, when moved to the land or groove area, such an operation is carried out that the offset amounts optimum for each previously stored in the memory are added to the focus error signals F as a signal H.例文帳に追加

記録再生時には、ランドまたはグルーブエリアに移動した場合に、先にメモリしたそれぞれに最適なオフセット量を信号Ｈとしてフォーカスエラー信号Ｆに加える動作を行う。 - 特許庁

If the reading error occurs, the control unit 15 erases both the image data of the rear page of the original sheet and the image data of the front page of the sheet for which reading is normally finished from an image memory 18.例文帳に追加

制御部１５は、読取エラーの発生時に、シート裏頁の画像データと、読み取りが正常に終了したシート表頁の画像データとを画像メモリ１８から共に消去する。 - 特許庁

A coherency code including multiple bits of logical 0 and multiple bits of logical 1 are written together with ECC encoded data for correcting a bit error, into a page in a flash memory.例文帳に追加

ビットエラーを訂正するためのＥＣＣに符号化されたデータと共に、論理値０のビットと論理値１のビットの双方を複数ビットずつ含む整合性符号をフラッシュメモリ内のページに書き込む。 - 特許庁

A multi-frame synchronization searching part 234 searches a multi-frame synchronization part among SACCH data block stored in a memory 232 when an error is detected in a CRC part 224 for FACCH.例文帳に追加

マルチフレーム同期探索部２３４は、ＦＡＣＣＨ用ＣＲＣ部２２４で誤りが検出されると、メモリ２３２に格納されたＳＡＣＣＨデータブロックの中からマルチフレーム同期部を探索する。 - 特許庁

To make it possible to decide whether or not a communication error whose effect tends to be prominent by every frame occurs and to eliminate the need for a large capacity of memory for the decision.例文帳に追加

フレームごとに影響が目立ちやすい通信エラーが発生したか否かを判定可能として、しかも、かかる判定のために多くのメモリ容量を必要としないようにする。 - 特許庁

In order to correct the position deviation of a pattern drawing caused by positioning error by exposure heads 12A to 12H, a read out address region is shifted by ΔS, and raster data are read out from a bit map memory.例文帳に追加

露光ヘッド１２Ａ〜１２Ｈの位置決め誤差に起因するパターンの描画位置ずれを修正するため、ΔＳだけ読み出すアドレス領域をシフトさせてラスタデータをビットマップメモリから読み出す。 - 特許庁

To provide a method for controlling an error correction processor, whch reduces the scale of a memory storing uncorrected data and corrected data and preventing overflow.例文帳に追加

訂正前データと訂正後データを記憶するメモリの規模を小さくでき、オーバーフローの発生を未然に防止することができるエラー訂正処理装置の制御方法を提供することにある。 - 特許庁

When an error-correcting function related to a memory of the adapter is present, utilization of the read-correct-write operation for limiting a bandwidth is required unless the present invention is utilized.例文帳に追加

アダプタのメモリに関連付けた誤り訂正機能が存在すると、本発明を利用しなければ、帯域幅を制限する読み取り−修正−書き込み動作の利用が必要となる。 - 特許庁

Using an error correcting part 106, a demodulated result is corrected for missing according to interference state of specified carrier which is stored in the interference state memory part 109, for good demodulated data.例文帳に追加

誤り訂正部106により、妨害状態メモリ部109に記憶された指定キャリアの妨害状態に応じて復調結果について消失訂正を施すため、良好な復調データが得られる。 - 特許庁

To provide a memory element which can prevent an occurrence of an error at the time of repeated usage by using a different input/output line in read/write operation and altering structure of an input/output multiplexer.例文帳に追加

読み出し/書き込み動作時に異なる入出力ラインを使用し、入出力マルチプレクサの構造を変更してリピータ使用時のエラーの発生を防止できるメモリ素子を提供すること。 - 特許庁

When it does not correspond to the error conditions, the control section 11 updates history information stored in a nonvolatile memory 12 to the history information read by the reader/writer sections 60 and 330.例文帳に追加

そして、制御部１１は、エラー条件に該当しないときは、不揮発メモリ１２に記憶された履歴情報をリーダライタ部６０、３３０によって読み出された履歴情報に更新する。 - 特許庁

Meanwhile, when it corresponds to the error conditions, the control section 11 controls the reader/writer sections 60 and 330 to write the history information stored in the nonvolatile memory 12 on the RFID tag 70.例文帳に追加

一方、制御部１１は、エラー条件に該当するときは、不揮発メモリ１２に記憶された履歴情報をＲＦＩＤタグ７０に書き込むようにリーダライタ部６０、３３０を制御する。 - 特許庁

To notify an access node of a modified content in regard to the relationship of correspondence of memory areas between a logical volume and a storage device, without waiting for the occurrence of an error in the access node.例文帳に追加

アクセスノードにおけるエラーの発生を待たずに、論理ボリュームとストレージ装置との記憶領域の対応関係の変更内容をアクセスノードに対して通知できるようにする。 - 特許庁

To provide a transmission device and a broken link recovery method, for restoring a broken link of a chain memory by correcting a bit error in a pointer connecting a plurality of segments.例文帳に追加

複数のセグメント間を連結するポインタに生じたビットエラーを正しい値に復元し、チェーンメモリーのリンク切れを修復することができる伝送装置及びリンク切れ修復方法を提供する。 - 特許庁