「ONE-BIT」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To provide a microprocessor decoding a 32 bit length instruction in one clock in a 16 bit instruction set architecture provided with the 32 bit length instruction.例文帳に追加

３２ビット長命令を持つ１６ビット命令セットアーキテクチャにおいて、３２ビット長命令を１クロックでデコードすることができるマイクロプロセッサを提供する。 - 特許庁

To make securable the average level and to make effectively utilizable the dynamic range when a one bit digital audio signal is converted into a multi- bit digital audio signal, by suppressing a sticking at the maximum value of multi-bit data.例文帳に追加

１ビットデジタルオーディオ信号をマルチビットデジタルオーディオ信号に変換する際に、マルチビットデータの最大値での張り付きを抑え、平均レベルの確保を可能とし、ダイナミックレンジの有効利用を可能とする。 - 特許庁

The data holding circuits send the data, bit by bit, forward, and select and send one bit of each piece of data to an arithmetic circuit.例文帳に追加

データ保持回路は、データの順送りをビット単位で行うとともにその中から複数データ毎に１ビットずつ選出して演算回路へ送出するようにする。 - 特許庁

To provide a method for synchronizing multi-bit signals, which is not stuck to any conventional regulation that it is necessary to synchronize multi-bit signals with data whose only one bit is changed before and after the synchronization.例文帳に追加

多ビット信号の同期化を、その前後には１ビットしか変化しないようなデータで同期化する必要があるという従来の規制に捕われない同期化の提示。 - 特許庁

A bit cycle detecting means 24 of a reference cycle detecting means 23 detects bit cycles Tb corresponding to one bit of data successively on the basis of the signal outputted from an amplifier 22.例文帳に追加

基準周期検出手段２３のビット周期検出手段２４は、増幅器２２から出力される信号に基づいて、データ１ビットに相当するビット周期Ｔｂを順次検出する。 - 特許庁

While referring to pixel data for a plurality of pixels stored in the pixel data storage part 201, a data monitoring part 202 specifies a bit plane of a maximum bit plane number out of bit planes including at least one "1".例文帳に追加

データ監視部２０２は、画素データ記憶部２０１に蓄積された複数画素分の画素データを参照して、少なくとも一つの１を含むビットプレーンのうち、ビットプレーン番号が最大であるものを特定する。 - 特許庁

When the bit is one in a step S703, what order the bit ranks from the upper digit is specified in a step S704, and the uppermost digit valid bit plane is specified and the processing is completed.例文帳に追加

ステップＳ７０３において、そのビットが１であれば、ステップＳ７０４において、そのビットが上位から何ビット目であるかを特定し、最上位の有効ビットプレーンを特定し、以上の処理を終了する。 - 特許庁

A longer length than one chain link 31 is imparted especially to a bit plate 4 and the bit plate 4 is connected to the middle chain link 31 in the condition that the bit plate 4 straddles three chain links 31.例文帳に追加

特にビットプレート４に１個のチェーンリンク31より長い長さを与え、ビットプレート４を３個のチェーンリンク31に跨った状態で、中間のチェーンリンク31に接合する。 - 特許庁

When a bit number of gray tone data as an input of color conversion processing is equal to a first input bit number Na, color conversion processing is executed referring to a low bit one-dimensional look-up table.例文帳に追加

色変換処理の入力であるグレー階調データのビット数が第１の入力ビット数Ｎａに等しい場合には、低ビット１次元ルックアップテーブルを参照して色変換を実行する。 - 特許庁

To detect a bit string as a whole even if it is impossible to detect the bit string only with one image when reading repeated images in which images showing the bit string are repeatedly arranged from a medium.例文帳に追加

ビット列を表す画像が繰り返し配置された繰り返し画像を媒体から読み取った際に、１つの画像だけでビット列を検出できなくても全体としてビット列を検出できるようにする。 - 特許庁

(2) To prevent the access to the other LPAR resources by the transaction between IO devices, one bit of access permission bit is provided for each combination of all IO devices, and the access is permitted only when the bit is a predetermined value.例文帳に追加

(2) IOデバイス間のトランザクションによる他LPAR資源へのアクセスを防止するために、全IOデバイスの組み合わせ毎に1ビットのアクセス許可ビットを設け、該ビットが所定の値のときのみアクセスを許可する。 - 特許庁

In the bit map recording step, a recording state for recording section is expressed by one bit data, and a bit map showing the recording state of whole user data area is recorded in the control information recording area.例文帳に追加

ビットマップ記録ステップは、記録区画毎の記録状態を１ビットデータで表し、ユーザデータ領域全域の記録状態を示すビットマップを制御情報記録領域に記録する。 - 特許庁

Also, the quantum measurement for one quantum bit selected by the quantum bit selection portion is carried out so as to acquire the bit values each corresponding to the front and back of the coin.例文帳に追加

また、量子ビット選別部によって選び出された１つの量子ビットに対して量子測定を行ってコインの表裏に対応するビット値を得る。 - 特許庁

To provide a memory which can suppress increase of a data reading period and increase of a power consumption when the data reading operation are separately executed for one bit line and another bit line of adjacent bit lines.例文帳に追加

隣接ビット線の一方のビット線と他方のビット線とにおいてデータの読出しを別個に実行する際に、データ読出し時間の増大および消費電力の増大を抑制することができるメモリを提供する。 - 特許庁

(2) In order to prevent access to other LPAR resources due to the transaction among the IO devices, the information processor provides a one-bit access permission bit for each combination of all the IO devices, and permits access only when the bit is a predetermined value.例文帳に追加

(2)IOデバイス間のトランザクションによる他LPAR資源へのアクセスを防止するために、全IOデバイスの組み合わせ毎に1ビットのアクセス許可ビットを設け、該ビットが所定の値のときのみアクセスを許可する。 - 特許庁

A first two bit data count 6-1 and a second two bit data count 6-2 are made to operate after being shifted by time slot one bit, then decision of data is performed alternately.例文帳に追加

第１の２ビットデータカウント６−１と第２の２ビットデータカウント６−２をタイムスロット１ビット分ずらして動作させ、交互にデータの確定を行う。 - 特許庁

To provide a connection structure of a bit connector which enables a user to mount/dismount a bit connector to/from a hexagonal driver bit of an electric rotating tool, with one stroke operation in the same direction in either case.例文帳に追加

ビット接続具を電動回転工具の６角軸ドライバービットに装着及び離脱するに際し、いずれも１つの同じ方向へのワンストローク動作により実現すること。 - 特許庁

If the bit length of the burst error exceeds the predetermined bit length, a second control means extends at least a part of the voice data for one bit to two bits to allocate the data to the two slots.例文帳に追加

バースト誤りのビット長が規定のビット長を越える場合、第２制御手段により、２つのスロットに対して音声データの少なくとも一部をビットごとに２ビットに拡張して割り付けて通信を行う。 - 特許庁

In such a case as this, since areas where the wiring 700 and the bit lines BL0-BL4 run along with each other are equal to one another for each bit line, the coupling capacitances between the wiring 700 and each of bit lines BL0-BL4 are equalized.例文帳に追加

このとき、配線７００とビットラインＢＬ０〜ＢＬ４とが並走する面積は各ビットラインについて均等になるので、配線７００と各ビットラインＢＬ０〜ＢＬ４との間の結合容量が均一化される。 - 特許庁

For example, in signal point arrangement of eight-PSK, the ratio of a communication speed of a data bit string to an encoded sound information bit string is 2: 1, and two bits in a high order are assigned to data and one bit in a low order is assigned to a sound signal sequence, respectively.例文帳に追加

例えば、8PSKの信号点配置において、データビット列と符号化音声情報ビット列の通信速度の比を2：1とし、上位２ビットをデータに、下位１ビットを音声の信号系列に夫々に割り当てる。 - 特許庁

Further, the data transmitting section outputs the bit data constituting one kind of the selected data to the driver IC 47 continuously by a predetermined bit number more than the bit number of the selected data following the final end of the selected data.例文帳に追加

また、データ送信部は、選択データの末尾に続けて、１種類の選択データを構成するビットデータを、選択データのビット数よりも多い所定ビット数連続してドライバＩＣ４７へ出力する。 - 特許庁

To assign a bit to a group of transmission sub-channels by storing at least one bit-signal-to-noise ratio table in a memory in order to decide a bit assigning value and a gain magnification concerning each element of a group of transmission sub-channels based on this table.例文帳に追加

記憶ステップがメモリーに少なくとも１つのビット−信号対雑音比対応テーブルを記憶する通信システムにおいて、伝送サブチャネル群にビットを割り当てる。 - 特許庁

Then, a timing when the length of one character for deciding the bit position is increased or decreased corresponding to the detected bit position is provided by an inverter 5e and NAND gates 5f-5i of the bit position deciding part 5.例文帳に追加

そして、ビット位置決定部５のインバータ５ｅおよびＮＡＮＤゲート５ｆ〜５ｉにより、ビット位置を決定するための１キャラクタの長さを、検出されたビット位置に応じて増減するようなタイミングを提供する。 - 特許庁

Similarly, an adder 24 sums the value H-(l+4,kp,l+4) and the output of the bit shift circuit 22, and a bit shift circuit 26 shifts the obtained sum by one bit to obtain a value H-(l+3,kp,l+3).例文帳に追加

同様に、Ｈ~(ｌ＋４,ｋ_p,l+4)とビットシフト回路２２の出力を加算器２４で加算し、ビットシフト回路２６でビットシフトしてＨ~(ｌ＋３,ｋ_p,l+3)を得る。 - 特許庁

The SRAM device has: an SRAM cell connected to a pair of read-out bit lines and at least one writing bit line; a sense amplifier; a writing circuit; and a read-out bit line switch.例文帳に追加

読み出しビット線対と少なくとも１本の書き込みビット線に接続されたＳＲＡＭセルと、センスアンプと、書き込み回路と、読み出しビット線スイッチとを有する。 - 特許庁

Furthermore, an adder 23 sums the value H-(l,kp,l) and the output of the bit shift circuit 22, a bit shift circuit 25 shifts the obtained sum by one bit to obtain a value H-(l+1,kp,l+1).例文帳に追加

また、Ｈ~(ｌ,ｋ_p,l)とビットシフト回路２２の出力を加算器２３で加算し、ビットシフト回路２５でビットシフトしてＨ~(ｌ＋１,ｋ_p,l+1)を得る。 - 特許庁

To provide the variable bit rate coder with high image quality more than that of a conventional one path variable bit rate coder and to obtain quality of a coded image at a fixed bit rate or over in the case of complicated scene continued especially for a long period.例文帳に追加

従来の１パス可変ビットレート符号化装置以上に高画質な可変ビットレート符号化装置を提供すること、特に長期間続く複雑なシーンにおいて固定ビットレート以上の符号化画質を得ること。 - 特許庁

The bit map area 220 is divided into a plurality of blocks, and can make access to a specific bit allocated to the respective one bit corresponding storage areas of the respective volumes via a block number.例文帳に追加

ビットマップエリア２２０は、複数のブロックに分割され、ブロック番号を介して各ボリュームの各１ビット対応記憶領域に割り当てられた特定ビットにアクセスされる。 - 特許庁

To provide a method of manufacturing a multi-bit flash memory cell capable of storing at least two-bit multi-bit information in one memory cell.例文帳に追加

一つのメモリセルに少なくとも２ビットのマルチビット情報を格納することができるマルチビットフラッシュメモリセルの製造方法を提供する。 - 特許庁

The bit line insertion capacitor Cb1 consists of the ferroelectric substance film, and whose one end is connected to the bit line BL and the other end to the low voltage power supply (ground potential) Vss to play a role of setting the bit line capacity to an optimum value.例文帳に追加

ビット線挿入キャパシタＣｂ１は、一端がビット線ＢＬに接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続され、強誘電体膜から構成され、ビット線容量を最適な値に設定する役目をする。 - 特許庁

A bit-line driving circuit 25a is arranged for each bit-line pair BLm, NBLm, and is configured to reduce one potential selected from those of the bit-line pair BLm, NBLm.例文帳に追加

ビット線駆動回路２５ａは、各ビット線対ＢＬｍ，ＮＢＬｍに配置されており、ビット線対ＢＬｍ，ＮＢＬｍのうち選択された一方の電位を低下させることが可能な構成を有している。 - 特許庁

A position of option deciding part 25 of the option tray 20 by which the position designation signal is received inverts one bit of two bits, replaces positions of a high-order bit and a low-order bit and outputs the bits to the lower option tray 20.例文帳に追加

この位置指定信号を受信したオプショントレイ２０のオプション位置判定部２５は、２ビットのうちの１ビットを反転し、かつ、上位ビットと下位ビットの位置を入れ替えて下方のオプショントレイ２０に出力する。 - 特許庁

Data of the memory cell 100 is read out from one side of the bit lines BIT to the global bit line RGBIT through the read-out part 103.例文帳に追加

メモリセル１００のデータは一方のビット線ＢＩＴから前記読み出し部１０３を介して読み出し用グローバルビット線ＲＧＢＩＴに読み出される。 - 特許庁

A method of establishing a reference bit in the bit pattern includes: identifying a series of bit sequences in the bit pattern including all bit sequences having the largest number of consecutive bits with a common logic state; and assigning a reference bit on the basis of one bit sequence in the series when the series includes only one bit sequence.例文帳に追加

上述した課題は、ビットパターンに基準ビットを設定するための方法であって、共通の論理状態を有する連続したビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別すること、及び、前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てること、を含むビットパターンに基準ビットを設定するための方法等により解決することができる。 - 特許庁

Also the circuit includes bit line precharge circuits connected to the plurality of bit line pairs, respectively, and in the read operation, simultaneously precharging one of a pair of bit lines connected thereto to reference voltage level in response to the bit line precharge signal.例文帳に追加

また、複数のビットライン対の各々に１つずつ対応するように連結され、それぞれが同時に読み出し動作の際にビットラインプリチャージ信号に応答して、自分に連結された一対のビットラインのいずれか一方を基準電圧レベルに印加するビットラインプリチャージ回路を有している。 - 特許庁

Furthermore, a deviation state of the Bit blocks is generated by making deviation of all the DCT blocks in the Bit blocks as in the same direction and the electronic watermark information is constituted by combining the Bit blocks as one bit unit according to the deviation direction.例文帳に追加

さらに、Ｂｉｔブロック内の全ＤＣＴブロックの偏りを同一方向として、Ｂｉｔブロックの偏り状態を生成し、該Ｂｉｔブロックをその偏り方向に応じた１ビット単位として組み合わせて、電子透かし情報を構成する。 - 特許庁

The certain bit position in one window sequence of two of m pieces of the window sequences and a certain bit position in another window sequence are associated with the same bit position in this u bit sequence.例文帳に追加

そのｍ個のウィンドウ・シーケンスの中の２つうちの一方のウィンドウ・シーケンスにおける或るビット位置と他方のウィンドウ・シーケンスにおける或るビット位置とが、そのｕビット・シーケンスにおける同じビット位置に関係付けられる。 - 特許庁

For example, respective memory cells (e.g. MCO) are composed of two NMOS transistors (MN40t, MN40b), a drain of the MN40t is connected to a bit line BLTm being as one complementary bit line, and a drain of the MN40b is connected to a bit line BLBm as the other complementary bit line.例文帳に追加

例えば、各メモリセル（例えばＭＣ０）を２個のＮＭＯＳトランジスタ（ＭＮ４０ｔ，ＭＮ４０ｂ）で構成し、ＭＮ４０ｔのドレインを相補ビット線の一方となるビット線ＢＬＴｍに接続し、ＭＮ４０ｂのドレインを相補ビット線の他方となるビット線ＢＬＢｍに接続する。 - 特許庁

According to the quality of a reproducing signal, one of a maximum likelihood decoded bit string b_v, a temporary decoded bit string b_vi in a viterbi decoding process, a bit string b_by obtained by binarizing the output of an equalizer 4, and a bit string b_bu obtained by binarizing the input of the equalizer 4 is selected by a selector 145.例文帳に追加

再生信号の品質に応じて、最尤復号ビット系列b_v、ビタビ復号過程における仮復号ビット系列b_vi、等化器４出力を２値化して得られるビット系列b_by、等化器４入力を２値化して得られるビット系列b_buのいずれかを選択器１４５で選択する。 - 特許庁

In one embodiment, each bit position in the interruption source register 110 is provided with a corresponding bit position in the interruption forcing register 120, and the logical sum of each bit in the interruption forcing register 120 and the corresponding bit in the interrupting source register 110 is calculated.例文帳に追加

一実施例では、割込ソース・レジスタ１１０内の各ビット位置は、割込強制レジスタ１２０内の対応するビット位置を有し、割込強制レジスタ１２０内の各ビットは、割込ソース・レジスタ１１０内の対応するビットと論理和がとられる。 - 特許庁

The transmitter selects any one of the first coded bit, the second coded bit and the third coded bit corresponding to the number of times of retransmission request received from the receiver and maps the selected coded bit to a modulated symbol.例文帳に追加

前記送信器は、前記第１符号化ビット、第２符号化ビット、及び第３符号化ビットのいずれか１つを、前記受信器から受信された再伝送要請の回数によって選択し、前記選択された符号化ビットを変調シンボルにマッピングする。 - 特許庁

The N-bit signature data embedded with the watermark data in this way is obtained by one bit for each block, wherein a value behind a dummy run of the block is defined as -1 when the bit is 0, and a value behind the dummy run of the block is defined as +1 when the bit is 1.例文帳に追加

以上のようにして透かしデータを埋め込んだＮビットの署名データを各ブロックに１ビットずつ、そのビットが０のときはそのブロックのダミーのランの後の値を‐１とし、ビットが１のときはそのブロックのダミーのランの後の値を＋１とする。 - 特許庁

This semiconductor memory is provided with a first pre-charge transistor 200 connecting a voltage source to one end side of a bit line when bit lines BLn, /BLn are pre-charged, and a second pre-charge transistor 220 connecting a voltage source to the other end side of a bit line when bit lines are pre-charged.例文帳に追加

この半導体記憶装置は、ビット線ＢＬｎ，／ＢＬｎをプリチャージする際に電圧源をビット線の一端側に接続する第１のプリチャージトランジスタ２００と、ビット線をプリチャージする際に電圧源をビット線の他端側に接続する第２のプリチャージトランジスタ２２０とを備える。 - 特許庁

The pixel 110 includes the memory circuit for holding one bit; a selection circuit for selecting an on-signal Von, when the held one bit is at H level and for selecting off-signal Voff, when the held one bit is at low level; and a pixel electrode to which the selected on-signal Von or the off-signal Voff is applied.例文帳に追加

画素１１０は、１ビットを保持するメモリ回路と、保持された１ビットがＨレベルである場合にオン信号Ｖonを選択する一方、Ｌレベルである場合に、オフ信号Ｖoffを選択する選択回路と、選択されたオン信号Ｖonまたはオフ信号Ｖoffが印加され画素電極とを有する。 - 特許庁

One bit is composed of global bit lines of adjacent columns which are made hierarchical a write/read circuit 2(0) which is connected to one global bit line GB constituting the bit or a write/read circuit 2(1) which is connected to the other global bit GB is connected to a CPU bus or system bus selectively through a multiplexer 3.例文帳に追加

この発明は、階層化された隣り合うカラムのグローバルビット線で同一ビットが構成され、同一ビットを構成する一方のグローバルビット線ＧＢに接続された書き込み・読み出し回路２（０）又は他方のグローバルビットＧＢに接続された書き込み・読み出し回路２（１）をマルチプレクサ３によりＣＰＵバス又はシステムバスに選択的に接続して構成される。 - 特許庁