「P type semiconductor」に関連した英語例文の一覧と使い方(71ページ目) - Weblio英語例文検索

The semiconductor device 100 is provided with a silicon substrate 102, the n-type MOSFET 118 formed over the silicon substrate 102 to include a first high dielectric constant film 111 and a polycrystalline silicon film 114, and the p-type MOSFET 120 formed over the silicon substrate 102, in parallel with the n-type MOSFET 118 to include a second high dielectric constant film 112 and a polycrystalline silicon film 114.例文帳に追加

半導体装置１００は、シリコン基板１０２と、シリコン基板１０２上に形成された第一の高誘電率膜１１１および多結晶シリコン膜１１４を含むＮ型ＭＯＳＦＥＴ１１８と、シリコン基板１０２上に、Ｎ型ＭＯＳＦＥＴ１１８に並置して形成された第二の高誘電率膜１１２および多結晶シリコン膜１１４とを含むＰ型ＭＯＳＦＥＴ１２０と、を備える。 - 特許庁

The NMOS transistor non-volatile semiconductor memory includes: first and second n-type diffusion layers 21, 22 formed as a source and a drain in a p-type silicon layer 20; a gate electrode 50 formed on a channel region CNL between the first and second n-type diffusion layers 21, 22 via an insulating film 30; and the charge storage layer 40 formed in the insulating film 30.例文帳に追加

ＮＭＯＳトランジスタ型の不揮発性半導体メモリは、Ｐ型シリコン層２０中にソース／ドレインとして形成された第１及び第２Ｎ型拡散層２１，２２と、第１及び第２Ｎ型拡散層２１，２２に挟まれたチャネル領域ＣＮＬ上に絶縁膜３０を介して形成されたゲート電極５０と、その絶縁膜３０中に形成された電荷蓄積層４０とを備える。 - 特許庁

In the semiconductor laser having an oscillation wavelength of 760-800 mm, n-type first and second lower clad layers 103 and 104, a lower guide layer 105, an InGaAsP strained multiple quantum well active layer 107, an upper guide layer 109, and a p-type upper clad layer 110 are formed sequentially on an n-type GaAs substrate 101.例文帳に追加

発振波長が７６０ｎｍより大きく８００ｎｍより小さい半導体レーザ装置であって、ｎ型のＧａＡｓ基板１０１上に、ｎ型の第１，第２下クラッド層１０３，１０４、下ガイド層１０５、ＩｎＧａＡｓＰ多重歪量子井戸活性層１０７、上ガイド層１０９、ｐ型の上クラッド層１１０を順次積層する。 - 特許庁

The semiconductor device includes: p-type pillars 1 formed in an n-type drift layer 4 in stripes having lengths along a Y axis parallel to a plane of the n-type drift layer 4 and periodically along an X axis orthogonal to the Y axis; and a plurality of field plate electrodes 2 formed concentrically and annularly enclosing the element region 100 in the terminal region 200.例文帳に追加

半導体装置は、ｎ型ドリフト層４内にその平面と平行なＹ軸方向を長手方向としてストライプ状に且つＹ軸方向と直交するＸ軸方向において周期的に形成されたｐ型ピラー１と、終端領域２００において素子領域１００を取り囲むように同心環状に形成された複数のフィールドプレート電極２とを備える。 - 特許庁

To provide a highly reliable and high-speed semiconductor device by preventing the reduction of the source/drain current of a p-channel type transistor even in the case of forming a silicon nitride film for self-aligned contact by using the single wafer type heat CVD system of a cold wall type so as to cope with the micronization of a transistor.例文帳に追加

トランジスタの微細化に対応するためにコールドウォール型の枚葉式熱ＣＶＤ装置を用いてセルフ・アラインコンタクト用のシリコン窒化膜を成膜した場合においても、ｐチャネル型トランジスタのソース・ドレイン電流の減少を防ぎ、信頼性が高く、かつ高速な半導体装置を提供することにある。 - 特許庁

In a manufacturing method of a CMOS semiconductor device having a silicide process structure, a titanium film 38 is formed on silicide forming regions of a P-channel type MOS transistor and an N-channel type MOS transistor, and a silicon film 39A is formed only on the titanium film 38 on the silicide forming region of the N-channel type MOS transistor.例文帳に追加

シリサイドプロセス構造のＣＭＯＳ半導体装置の製造方法において、Ｐチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタのシリサイド形成領域上にチタン膜３８を形成し、前記Ｎチャネル型ＭＯＳトランジスタ上のシリサイド形成領域上のチタン膜３８上にのみシリコン膜３９Ａを形成する。 - 特許庁

In the semiconductor device including complementary field effect transistors, a p-type impurity diffusion region 5a to become an emitter electrode of a parasitically formed bipolar transistor and an n-type impurity diffusion region 3 electrically connected to a power supply line 14 are connected by connection wiring 40 formed of a high-melting point metal silicide having n-type impurities.例文帳に追加

相補型電界効果型トランジスタを含む半導体装置において、寄生的に形成されるバイポーラトランジスタのエミッタ電極となるｐ型不純物拡散領域５ａと、電源供給線１４と電気的に接続されているｎ型不純物拡散領域３とを、ｎ型不純物を有する高融点金属シリサイドからなる接続配線４０により接続する。 - 特許庁

A semiconductor device 1 comprises: an n-type epitaxial layer 8, p-type body regions 12 formed in a surface portion of the epitaxial layer 8; n-type source regions 15 formed in surface portions of the body regions 12; a gate insulating film 19 formed on the epitaxial layer 8; and gate electrodes 20 formed on the gate insulating film 19.例文帳に追加

半導体装置１は、ｎ型エピタキシャル層８と、エピタキシャル層８の表層部に形成されたｐ型ボディ領域１２と、ボディ領域１２の表層部に形成されたｎ型ソース領域１５と、エピタキシャル層８上に形成されたゲート絶縁膜１９と、ゲート絶縁膜１９上に形成されたゲート電極２０とを含む。 - 特許庁

In a second partition region 40 thereof, a bipolar type semiconductor element 4 having a buried collector region 47 as the p-type deep layer 7a and having a base region 46 as the n-type shallow layer 6a is formed.例文帳に追加

活性層１４の第１区画領域２０にはｐ型の深層７ａをリサーフ領域２７とするとともにｎ型の浅層６ａをドリフト領域２６とするユニポーラ型の半導体素子２が形成されており、第２区画領域４０にはｐ型の深層７ａを埋め込みコレクタ領域４７とするとともにｎ型の浅層６ａをベース領域４６とするバイポーラ型の半導体素子４が形成されている。 - 特許庁

All resistors (including resistors in a Zener zapping circuit), except resistors included in an analog integrated circuit in a semiconductor integrated circuit device, are each equipped with a P-type resistive layer 6 which functions as a resistor, an N--type resistive island layer 4N which completely surrounds the resistive layer 6, and an N+-type ring-shaped collector wall layer 7.例文帳に追加

ＩＣ化された半導体集積装置内のアナログ集積回路を除く全ての抵抗（ツェナーザッピング回路内の抵抗をも含む）の各々は、同抵抗として機能するｐ型抵抗層６と、抵抗層６を完全に取り囲むｎ^-型の抵抗島層４Ｎと、抵抗島層４Ｎの全側面を完全に取り囲むｎ^+型のリング状のコレクターウォール層７とを有する。 - 特許庁

Furthermore, potential energy distribution on the surface is uniformized and stable ultrahigh-speed operation is established, by forming a thin layer 2A, where the conductivity is inverted into a first conductive type (p-type), at the exposed surface part of a second conductivity (n-type) of low-concentration semiconductor layer 2 being exposed by narrowing the light absorbing layer 1.例文帳に追加

さらに、光吸収層１を狭幅化するとにより露出する第二の導電型（ｎ型）の低濃度半導体層２の露出表面部分に、その導電型を第一の導電型（ｐ型）に反転させた薄層２Ａを形成することにより、該表面上におけあるポテンシャルエネルギー分布を均一化し、安定な超高速動作を可能にする。 - 特許庁

A method for manufacturing a p-type gallium nitride compound semiconductor comprises a first step of manufacturing a gallium nitride compound semiconductor layer 3 in which a p-type impurity is added, a second step of manufacturing a catalytic layer 7 made of a metal or the like on the layer 3, and a third step of heat treating the layer 3 in a state in which the layer 7 is attached.例文帳に追加

この発明のｐ型窒化ガリウム系化合物半導体の作製方法では、ｐ型不純物を添加した窒化ガリウム系化合物半導体層３を作製する第１の工程と、その窒化ガリウム系化合物半導体層３上に金属等からなる触媒層７を作製する第２の工程と、その触媒層７を付けた状態での窒化ガリウム系化合物半導体層３を熱処理する第３の工程とを含む、ことを特徴とする - 特許庁

To provide a hydrogen production method from water by irradiation of a p-type semiconductor oxide with light, in particular a method of efficiently producing hydrogen by using an aqueous solution containing an electron donating compound donating proton.例文帳に追加

ｐ型半導体酸化物への光照射による水からの水素の製造方法に関し、特にプロトン授与可能な電子授与性化合物含む水溶液を用いることにより効率よく水素を製造する方法を提供することを目的とする。 - 特許庁

To provide a method for forming a silicon nitride oxide film which can stably form a thin silicon nitride oxide film having excellent characteristics, and can reliably suppress diffusion of boron atoms during formation of a gate electrode of a P type semiconductor element.例文帳に追加

優れた特性を有する薄いシリコン窒化酸化膜を安定して形成することができ、しかも、ｐ形半導体素子のゲート電極形成におけるボロン原子の拡散を確実に抑制することを可能にするシリコン窒化酸化膜の形成方法を提供する。 - 特許庁

To provide a method of forming p-type electrodes which lowers the contact resistance, improves its reproducibility and uniformity to produce a gallium nitride compound semiconductor element having superior characteristics such as lowered operating voltage, elevated output power, etc., at a high yield.例文帳に追加

接触抵抗を小さくし、その再現性と均一性を向上させて、動作電圧の低電圧化、高出力化等優れた特性の窒化ガリウム系化合物半導体素子を歩留まりを高く生産可能なｐ型電極形成方法の提供。 - 特許庁

A semiconductor device 100 comprises a silicon substrate 101; an SiO_2 film 120 provided on the silicon substrate 101; and a p-type MOSFET 103 that includes a polycrystalline silicon film 106 provided on the SiO_2 film 120.例文帳に追加

半導体装置１００は、シリコン基板１０１、シリコン基板１０１の上部に接して設けられたＳｉＯ_2膜１２０およびＳｉＯ_2膜１２０の上部に接して設けられた多結晶シリコン膜１０６を含むＰ型ＭＯＳＦＥＴ１０３を備える。 - 特許庁

An insulated gate type semiconductor device having a trench gate forms a dummy trench by nearing to a trench gate, diffuses boron or the like from the bottom part, and forms a P+ diffusion region 112 so as to include the deepest part of the trench gate.例文帳に追加

トレンチゲートを有する絶縁ゲート型半導体装置において、トレンチゲートに近接してダミートレンチを形成し、その底部よりボロン等を拡散し、トレンチゲートの最深部を含むようにＰ＋拡散領域１１２ を形成した。 - 特許庁

Thus, the adjacent interval of the practical p-type semiconductor regions 13 is made to become wide on a main surface and narrow at a certain depth, the Schottky junction part is widened, and the Schottky junction part is easily pinched off at reverse bias.例文帳に追加

それによって、実質的なｐ半導体領域１３の隣り合う間隔が、主面において広くなり、かつある深さにおいて狭くなるようにし、ショットキー接合部を広くするとともに、逆バイアス時にショットキー接合部が容易にピンチオフされるようにする。 - 特許庁

To provide conductive paste for forming an electrode on a p-type Si semiconductor substrate that can thin an electrode film with securing a desired solar battery characteristic, and provide the solar battery having the electrode formed using the conductive paste.例文帳に追加

所望の太陽電池特性を確保しつつ電極膜厚を薄くすることが可能な、ｐ型Ｓｉ半導体基板への電極形成用の導電性ペースト、及び該導電性ペーストを用いて形成した電極を備えた太陽電池を提供する。 - 特許庁

The gas sensors are each formed by forming FET using a semiconductor substrate, a gate-control-type p-n junction diode, or the gate area of a Schottky diode or a conductive oxyacid salt and collector or a solid electrolyte, conductive oxyacid salt, and collector on a rectification barrier electrode.例文帳に追加

本発明のガスセンサは、半導体基板を用いたFET、ゲート制御型ｐｎ接合ダイオード、あるいはショットキーダイオードのゲート領域あるいは整流障壁電極上に導電性酸素酸塩と集電体、あるいは固体電解質と導電性酸素酸塩と集電体を形成することからなる。 - 特許庁

On the current constriction insulating layer 17, an n-side electrode 21 is formed to cover the n-type contact layer 20 and a p-side electrode 22 is formed entirely on the side of the semiconductor substrate 11 opposite to the n-side electrode 21.例文帳に追加

電流狭窄絶縁層１７上にはｎ側電極２１がｎ型コンタクト層２０を覆うように形成され、半導体基板１１におけるｎ側電極２１と反対側の面にはその全面にｐ側電極２２が形成されている。 - 特許庁

The semiconductor device comprises a first n-type MOS transistor having a channel region formed on the element region A1; and a second n channel MOS transistor, and a p channel MOS transistor having a channel region formed on the epitaxial layer.例文帳に追加

この半導体装置は、素子領域Ａ１に形成されたチャネル領域を有する第１のＮチャネル型ＭＯＳトランジスタと、エピタキシャル層に形成されたチャネル領域を有する第２のＮチャネル型ＭＯＳトランジスタおよびＰチャネル型ＭＯＳトランジスタとを備えている。 - 特許庁

Magnesium (Mg) is partially injected into a group III nitride compound semiconductor on a plane surface, and thereafter, the magnesium is thermally diffused in a horizontal direction on the plane surface and in a direction vertical to the plane surface, thus making the diffused region a p-type region.例文帳に追加

III 族窒化物系化合物半導体にマグネシウム（Ｍｇ）を平面上において部分的にイオン注入し、その後に、マグネシウム（Ｍｇ）を平面上水平方向及び平面に垂直な方向に熱拡散させて、拡散領域をｐ型化する。 - 特許庁

For the p-type semiconductor layer 12, the impurity amount for each unit region is set higher than 3×1012/cm2 for avoiding entire depletion even if a reverse bias voltage is applied between the source electrode 13 and a drain electrode 14.例文帳に追加

このｐ型半導体層１２は、ソース電極１３とドレイン電極１４間に逆バイアスの電圧が与えられても、完全には空乏化しないようにその単位面積当たりの不純物量が３×１０^12／ｃｍ^2より多く設定されている。 - 特許庁

A semiconductor thin film consisting of a ZnO series compound which doped nitrogen as a p-form layer 11 is formed on an n-type ZnO bulk single crystal substrate 10 whose resistance is lowered by the doping of donor impurities, and is connected thereto through pn connection.例文帳に追加

ドナー不純物のドーピングによって低抵抗化したｎ形ＺｎＯバルク単結晶基板１０上に、ｐ形層１１として窒素をドープしたＺｎＯ系化合物からなる半導体薄膜を形成してｐｎ接合させている。 - 特許庁

In this thin film inorganic light emitting device, a luminescence center contains a dispersion of zinc sulfide and an water-compatible p-type semiconductor polymer, for which a polythiophene/polymeric polyanion complex is desirable, contained as a dopant in the state of a single/double layer.例文帳に追加

本デバイスは、発光中心がドーパントとして添加されている硫化亜鉛の分散液と水相溶性ｐ型半導体ポリマー、好適にはポリチオフェン／高分子量ポリアニオン錯体を一層の状態または二層の状態で含有する。 - 特許庁

The amorphous tantalum oxide film 14 is turned to a polycrystalline tantalum oxide film 14, and a silicon oxide film 15 is formed between the polycrystalline tantalum oxide film 14 and the semiconductor substrate (P-type well 11 and an N-well 12).例文帳に追加

これにより非晶質の酸化タンタル膜を多結晶酸化タンタル膜１４に変化させ、同時に、多結晶酸化タンタル膜１４と半導体基板（ｐ型ウエル１１およびｎ型ウエル１２）との間にシリコン酸化膜１５を形成する。 - 特許庁

In a state wherein boron occupying holes of phosphorus is present higher than the atom density of phosphorus occupying holes of boron in an undoped state, p-type impurities of a group II or IV group element are added to obtain a boron-phosphide based compound semiconductor layer.例文帳に追加

アンドープ状態で硼素の空孔を占有するリンの原子濃度以上に、リンの空孔を占有する硼素が存在する状況下で、第ＩＩ族元素または第ＩＶ族元素のｐ形不純物を添加してｐ形のリン化硼素系化合物半導体層を得る。 - 特許庁

The semiconductor device 2 comprises a power converting element such as IGBT 19 or the like, Zener diodes 20 and 21, a waveform shaping circuit 30, a heating interrupting circuit 31 and a protective element 14, which are formed on the same chip using a p-type silicon substrate.例文帳に追加

半導体装置２は、ＩＧＢＴ１９等の電力変換素子と、ツェナーダイオード２０，２１と、波形整形回路３０と、加熱遮断回路３１と、保護素子１４とが、ｐ形シリコン基板を用いた同一のチップ上に形成された構成を有している。 - 特許庁

A plurality of photodiodes 3 are formed on a p-type semiconductor substrate 1 by using pn junction, and a microlens 7 is arranged on each photodiode 3 for condensing incident light to a depletion layer region 4 formed at the pn junction of the photodiode 3.例文帳に追加

ＰＮ接合を用いてＰ型半導体基板１上に複数のフォトダイオード３を形成し、入射光をフォトダイオード３のＰＮ接合部に形成されている空乏層領域４に集光するマイクロレンズ７をフォトダイオード３の上にそれぞれ配置する。 - 特許庁

To provide a method for accurately and simply manufacturing an optical semiconductor element having a p-type side electrode only on the flat surface of the upper part of a ridge on the overall surface, without using an accurate stepper or the like and without requiring a precise mark alignment.例文帳に追加

リッジ上部の平坦面のみに、かつ、その全面に渡ってｐ側電極を有する光半導体素子を精度の高いステッパ等を用いることなく、また、精密な目合せを要せずに、精度よく且つ簡単に形成する製造方法を提供する。 - 特許庁

To provide a nitride semiconductor light-emitting element in which light extraction efficiency can be improved by extending an area near a p-type electrode pad, in which an emission is preferentially generated, and the drive voltage can be reduced by deconcentrating local current.例文帳に追加

発光が優先的に発生するｐ型電極パッド付近の面積を拡張して光抽出効率を向上させ、局部的な電流の集中を防止して駆動電圧を減少させ得る窒化物系半導体発光素子及びその製造方法を提供する。 - 特許庁

To provide: a new polymer containing an isothianaphthene and becoming a p-type organic semiconductor material; a method for producing the polymer; a charge transport material containing the polymer and; an organic electronic device produced by using the charge transport material.例文帳に追加

イソチアナフテンを含有する高分子が、ｐ型の有機半導体材料となり得る、新規な高分子及びその製造方法、また該高分子を有してなる電荷輸送材料、さらに該電荷輸送材料を用いた有機電子デバイスを提供すること。 - 特許庁

In the group III nitride-based semiconductor light-emitting device, an upper cladding layer 18 suppresses the amount of addition of p-type impurities to a prescribed region in which activation rate becomes relatively lower than that at one portion of the other region.例文帳に追加

このＩＩＩ族窒化物系半導体発光素子においては、上部クラッド層１８は、活性化率が相対的に他の領域の一部よりも低くなる所定領域へのｐ型不純物の添加量を、他の領域の一部よりも抑制している。 - 特許庁

To provide a carbon monoxide gas sensor with high selectivity for detecting carbon monoxide gas, capable of accurately detecting a concentration of the carbon monoxide gas even under a coexistence with organic gas, and to provide a method of manufacturing a P-type semiconductor used for making up the above sensor.例文帳に追加

一酸化炭素ガス検出の選択性が高く、有機ガスの共存下においても正確に一酸化炭素ガス濃度を検出することのできる一酸化炭素ガスセンサ、及び同センサ製造用Ｐ型半導体の製造方法を提供する。 - 特許庁

To provide a semiconductor device, which has a driving circuit of a bootstrap type, that allows suppression of the leakage current due to holes flowing into a p^- substrate side at the time of forward bias of a bootstrap diode.例文帳に追加

ブートストラップ方式のドライブ回路を有する半導体装置において、ブートストラップダイオードの順バイアス時にｐ^-基板側に流れるホールによるリーク電流を抑制することができる半導体装置を提供することにある。 - 特許庁

The field effect transistor has a hetero-junction structure of a channel layer and a barrier layer made of nitride semiconductor, wherein a p-type InGaN layer is stacked on the barrier layer in a gate area.例文帳に追加

窒化物半導体からなるチャネル層とバリア層のヘテロ接合構造を有する電界効果トランジスタにおいて、ｐ型ＩｎＧａＮ層が、ゲート領域のバリア層に積層された層構造を有することを特徴とするヘテロ接合構造を有する電界効果トランジスタ。 - 特許庁

To improve positive hole concentration in a crystal layer that is made of a group III nitride semiconductor, in which a group II element is added and to reduce the treatment temperature in a heat treatment process for forming a crystal layer into a p-type.例文帳に追加

結晶層ｐ型化のための熱処理工程において、２族元素を添加した３族窒化物半導体からなる結晶層における正孔濃度を向上させかつ処理の低温化を可能とする３族窒化物半導体素子製造方法を提供する。 - 特許庁

To provide a method for growing a low-resistance p-type nitride semiconductor without reducing the crystal quality of an active layer, and without requiring activation treatment, such as annealing treatment, even if the In molar fraction of InGaN that is the active layer is high.例文帳に追加

活性層であるＩｎＧａＮのＩｎモル分率が高い場合でも、その上に、活性層の結晶品質を低下させることなく、かつアニーリング処理等の活性化処理を必要とすることなく、低抵抗のｐ型窒化物半導体を成長させることができる方法を提供する。 - 特許庁

Then a semiconductor layer 111 doped with a p-type impurity is formed in the base opening 110 by performing nonselective epitaxial growth so that the layer 111 may have a single-crystal structure 111a on a collector layer 102 and a polycrystalline structure 111b on the undoped polysilicon layer 109.例文帳に追加

ベース開口部１１０にはＰ型不純物がドープされた半導体層１１１を非選択的にエピタキシャル成長により形成し、半導体層１１１は、コレクタ層１０２上では単結晶構造部１１１ａが、アンドープポリシリコン層１０９上では多結晶構造部１１１ｂとする。 - 特許庁

A memory element 10 has at least an electrode 2a and an electrode 2b arranged on a substrate 1, and has a nanowire structure 3, having a shell layer of a p-type semiconductor formed on an inorganic oxide nanowire of MgO etc., formed between the electrode 2a and electrode 2b.例文帳に追加

メモリ素子１０は、基板１上に少なくとも電極２ａおよび電極２ｂが配置されており、電極２ａおよび電極２ｂの間に、ＭｇＯなどの無機酸化物ナノワイヤにｐ型半導体であるシェル層が形成されたナノワイヤ構造体３が形成されている。 - 特許庁

A diamond semiconductor light-emitting device has a structure where a boron-doped p-type diamond layer, a hole-outflow blocking layer having a band gap exceeding 5.47 eV and formed of an oxide, a fluoride or a mixture of an oxide and an fluoride, and an electron injection layer are sequentially stacked.例文帳に追加

ホウ素がドープされたｐ形ダイヤモンド層と、バンドギャップが５．４７ｅＶ超であり、酸化物、フッ化物、またはこれらの混合物からなる正孔流出阻止層と、電子注入層とが順次積層された構造を有することを特徴とするダイヤモンド半導体発光素子。 - 特許庁

The element also includes an ohmic contact layer 27a formed on the p-type nitride semiconductor layer, an optically-transparent conductive oxide layer 27b formed on the ohmic contact layer, and a highly reflective metal layer 27c formed on the optically-transparent conductive oxide layer.例文帳に追加

上記ｐ型窒化物半導体層上に形成されたオーミックコンタクト層２７ａと、上記オーミックコンタクト層の上に形成された光透過性の伝導性酸化物層２７ｂと、上記光透過性の伝導性酸化物層上に形成された高反射性の金属層２７ｃを有する。 - 特許庁

In this semiconductor integrated circuit device including a capacitive element formed with an MISFET, a capacitive element C_1 in an analog PLL circuit wherein the leakage current becomes a problem is formed with a p-channel type MISFET using a thick gate oxide film (9B).例文帳に追加

ＭＩＳＦＥＴで構成された容量素子を有する半導体集積回路装置において、リーク電流が問題となるアナログＰＬＬ回路内の容量素子Ｃ_１は、厚いゲート酸化膜（９Ｂ）を使ったｐチャネル型ＭＩＳＦＥＴで構成する。 - 特許庁

The drive circuit 1 includes output transistors T1-Tm made of high breakdown voltage P-channel type MOS transistors, switching control circuits SCL1-SCLm, output terminals P1-Pm, and diodes DO1-DOm, respectively, and further includes a control terminal PX on a semiconductor chip 2.例文帳に追加

駆動回路１は、半導体チップ２上に、高耐圧のＰチャネル型ＭＯＳトランジスタからなる出力トランジスタＴ１〜Ｔｍ、スイッチング制御回路ＳＣＬ１〜ＳＣＬｍ、出力端子Ｐ１〜Ｐｍ、ダイオードＤＯ１〜ＤＯｍ及び制御端子ＰＸを含んで構成される。 - 特許庁