「P type semiconductor」に関連した英語例文の一覧と使い方(69ページ目) - Weblio英語例文検索

The imaging element includes, between a pair of electrodes, a photoelectric conversion film (a photosensitive layer) having a bulk hetero-junction structure layer as an intermediate layer, or a photoelectric conversion film having a structure comprising two or more repeated structures of pn junction layers respectively formed of p-type and n-type semiconductor layers.例文帳に追加

１対の電極間に、バルクヘテロ接合構造層を中間層とする光電変換膜（感光層）、又はｐ型半導体の層とｎ型半導体の層で形成されるｐｎ接合層の繰り返し構造の数を２以上有する構造を持つ光電変換膜を含有する撮像素子。 - 特許庁

To provide a semiconductor device which can be integrated to a higher degree and made finer by locally interconnecting an n-type MOS transistor and a p-type MOS transistor which constitute an inverter and making the well separate layer width of a CMOS transistor narrow.例文帳に追加

インバータを構成するｎ型ＭＯＳトランジスタとｐ型ＭＯＳトランジスタの接続をローカルインターコネクトで行い、ＣＭＯＳトランジスタのウェル分離層幅を狭く形成し、デバイスをより一層高集積化及び微細化することが可能となる半導体装置を提供する。 - 特許庁

In a region with a given length from each edge face of the semiconductor laser element 100, a part with a given depth from the p-type contract layer 9 to the n-type GaN layer 4 is removed by etching to form a step part 300 with a flat side face 41 and a bottom face 42.例文帳に追加

半導体レーザ素子１００の両端面から所定幅の領域においてｐ−コンタクト層９からｎ−ＧａＮ層４の所定深さまでがエッチングにより除去され、平坦な側面４１および底面４２を有する段差部３００が形成されている。 - 特許庁

In the nitride semiconductor light emitting diode, at least an n-type foundation layer (4), a strain relaxing layer (11), an InGaN buffer layer (12), a light emitting layer (6) which contains an InGaN quantum well and has a peak wavelength of 440 nm or more and p-type layers (6, 7) are laminated on a substrate (1).例文帳に追加

基板(１)上に少なくとも、ｎ型下地層(４)と、歪緩和層(１１)と、ＩｎＧａＮバッファ層(１２)と、ＩｎＧａＮ量子井戸を含む発光のピーク波長が４４０ｎｍ以上である発光層(６)と、ｐ型層(６，７)とが積層されている窒化物半導体発光ダイオーである。 - 特許庁

An n-type light confinement layer 41a, the first light confinement layer 43a, the quantum well structure section 45a, the second light confinement layer 47a and a p-type light confinement layer 49a appear on at least any one of the one end face 13a and the other end face 13b of a semiconductor region 13.例文帳に追加

ｎ型光閉じ込め層４１ａ、第１の光閉じ込め層４３ａ、量子井戸構造部４５ａ、第２の光閉じ込め層４７ａおよびｐ型光閉じ込め層４９ａは、半導体領域１３の一端面１３ａおよび他端面１３ｂの少なくともいずれか一方に現れている。 - 特許庁

A pn junction layer 101 composed of a group III-V compound semiconductor includes strip-shaped n-type regions 105 whose surface is composed of a (100) plane and strip-shaped p-type regions 106 whose surface is composed of a facet other than the (100) plane that are alternately arranged.例文帳に追加

ＩＩＩ−Ｖ族化合物半導体からなるｐｎ接合層１０１は、表面が（１００）面からなる短冊状のｎ型領域１０５と、表面が（１００）面以外のファセットからなる短冊状のｐ型領域１０６とを、交互に配列して備えている。 - 特許庁

Since the presence of the oxide film 4 can eliminate the effect of the difference in the characteristics of the substrate on the formation of the USG film 5, the USG film 5 with a constant film thickness can be formed on any of the semiconductor substrate 1, the p+-type active region 3 and the n+-type active region 2.例文帳に追加

下地の特性の相違がＵＳＧ膜５の形成にもたらす影響を酸化膜４の存在によってなくすことができるので、半導体基板１上、Ｐ＋型活性領域３上、Ｎ＋型活性領域２上にかかわらず一定の膜厚を有するＵＳＧ膜５を形成することができる。 - 特許庁

Also, the ions, having polarity opposite to that of the impurity ions composing an n-type well 4, are implanted to form a first channel region 5a in the edge part of a gate electrode 7p and a second channel region 13, which gives influence only on a shallow region of a p--type semiconductor region 9.例文帳に追加

また、ｎ型ウェル４を構成する不純物イオンとは逆の極性を持つイオンをイオン注入にて打ち込み、ゲート電極７ｐの端部の第１チャネル領域５ａおよびｐ^-型半導体領域９の浅い領域のみに影響を与える第２チャネル領域１３を形成する。 - 特許庁

The other part of the polycrystalline silicon film 7n is projected above the groove 13 and the top face thereof is located above the surface of the silicon substrate 1 (p-type well 3), so that the distances are ensured between the W film 8 and the source, and between the W film 8 and the drain (n-type semiconductor regions 9a, 9b).例文帳に追加

多結晶シリコン膜７ｎの他部は、溝１３の上方に突出し、その上面は、シリコン基板１（ｐ型ウエル３）の表面よりも上方に位置しているので、Ｗ膜８とソース、ドレイン（ｎ型半導体領域９ａ、９ｂ）との距離が確保されている。 - 特許庁

The rare earth added semiconductor laminate structure 1 for a light emitting element has a double heterojunction structure in which p-type and n-type clad layers 3 and 4 with forbidden band width larger than an active layer 2 are laminated on both sides of the active layer 2, and where the active layer 2 is added with rare earth element or both rare earth element and oxygen.例文帳に追加

活性層２の両側に活性層２よりも禁制帯幅の大きいｐ型とｎ型のクラッド層３，４を積層したダブルヘテロ接合構造であって、活性層２に希土類元素または希土類元素と酸素が添加された発光素子用希土類元素添加半導体積層構造１である。 - 特許庁

If the conductivity type of the photo-sensitive region 1G is the same p-type as those of semiconductor substrates 1A and 1A' with the potential differences present in this way and the concentration of the impurity is lowered, a potential distribution in a crosswise direction in the photo-sensitive region 1G is easily skewed only in one direction.例文帳に追加

このようにポテンシャルの差がある状態で、光感応領域１Ｇの導電型を半導体基板１Ａ，１Ａ’と同一のＰ型とし、その不純物濃度を低下させると、光感応領域１Ｇにおけるポテンシャルの横方向分布が、一方向のみに傾斜しやすくなる。 - 特許庁

Then, the shape of the magnetism sensor HP is made variable in response to the potential of these electrodes ED1, ED2, via the variation of the width of the depletion layer formed between an n-type semiconductor region 12 and the p-type electrodes ED1, ED2.例文帳に追加

そして、Ｐ型の電極ＥＤ１およびＥＤ２とＮ型の半導体領域１２との間に形成される空乏層の幅変化を通じて、これら電極ＥＤ１およびＥＤ２の電位に応じて磁気検出部ＨＰの形状を可変とする。 - 特許庁

The high stress advantageous to the n-type MOSFET is imposed even when the 45°-notch wafer is used, by which the channel where the crystal direction hard to give the influence of stress is the [100]-direction is formed on the p-type MOSFET to be formed on the silicon semiconductor substrate.例文帳に追加

シリコン半導体基板に形成されるｐ型ＭＯＳＦＥＴにストレスの影響を与え難い結晶方向が［１００］方向のチャネルを形成することができる４５度ノッチウエハを使用してもｎ型ＭＯＳＦＥＴに有利な高いストレスをかけることができる。 - 特許庁

The semiconductor device has a structure wherein a silicon oxide film 3 is embedded within a first groove 2 as an element isolation region in a p-type silicon substrate 1, and an n-type polycrystalline silicon resistor 6 is embedded within a second groove 5 further formed in that silicon oxide film 3.例文帳に追加

本発明の半導体装置は、ｐ型シリコン基板１に、素子分離領域となる第１の溝２の内部にシリコン酸化膜３が埋め込まれ、さらにその内部に形成された第２の溝５の内部にｎ型多結晶シリコン抵抗体６が埋め込まれた構造となっている。 - 特許庁

In a semiconductor device provided with the NPN and PNP transistors on the same substrate, n^+ type buried layer 4 is formed on an NPN formation area forming the NPN transistor and an PNP formation area forming the PNP transistor, and a p^+ type buried layer is not formed.例文帳に追加

同一基板上にＮＰＮ及びＰＮＰトランジスタが備えられた半導体装置において、ＮＰＮトランジスタが形成されるＮＰＮ形成領域とＰＮＰトランジスタが形成されるＰＮＰ形成領域とにｎ^+型埋込み層４を形成し、ｐ^+型埋込み層は形成しない。 - 特許庁

The impurity implanted photoabsorbing layer 104 in the composition reducing the band gap energy per payer from n type layer clad layer side to p type clad layer side to be formed in semiconductor laminated structure of multiple layers 104A, B, C reducing the impurity concentration.例文帳に追加

不純物注入光吸収層は、ｎ型クラッド層側からｐ型クラッド層側に向かって、層毎にバンドギャップ・エネルギーが小さくなる組成を有し、かつ不純物濃度が低くなる複数層１０４Ａ、Ｂ、Ｃの半導体積層構造として形成されている。 - 特許庁

Crystal plane orientations of single crystal semiconductor layer that become a channel region of an N conductivity type thin film transistor and a channel region of a P conductivity type thin film transistor both formed on the same substrate flat surface are formed to be optimum crystal plane orientations in the respective thin film transistors.例文帳に追加

同一基板平面上に形成されたＮ導電型薄膜トランジスタのチャネル領域とＰ導電型薄膜トランジスタのチャネル領域となる単結晶半導体層の結晶面方位が、それぞれの薄膜トランジスタにおいて最適な結晶面方位となるように形成する。 - 特許庁

To provide an organic thin film solar cell that is capable of forming a photoelectric conversion layer that can operate in the same manner as a bulk hetero junction type and has high performance using a high-mobility P-type organic semiconductor material with an excellent carrier transport property.例文帳に追加

キャリア輸送性に優れる高移動度なＰ型有機半導体材料を用いて、バルクヘテロジャンクション型と同様な動作が可能な光電変換層を形成することができ、高い性能を有する有機薄膜太陽電池を提供する - 特許庁

To provide a semiconductor device capable of lowering the threshold voltage of both an n-type MIS transistor and a p-type MIS transistor while suppressing degradation in electric characteristics of the MIS transistor or lowering in yield thereof, and to provide its fabricating process.例文帳に追加

ＭＩＳトランジスタの電気的特性の劣化や歩留まりの低下を抑制しながら、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタの両方でしきい値電圧を下げることができる半導体装置およびその製造技術を提供する。 - 特許庁

The photodiode includes a first conductive layer 8 disposed above a surface of a semiconductor substrate and having a second type impurity and a second conductive layer 9 formed on the first conductive layer 8 and forming a p-n junction between it and the first conductive layer 8 by having the first type impurity.例文帳に追加

フォトダイオードは、半導体基板の表面上方の、第２型不純物を有する第１導電層８と、第１導電層８上に形成され、第１型不純物を有することによって第１導電層８との間にｐｎ接合を形成する第２導電層９と、を備える。 - 特許庁

As a result, the N-type clad layer 6, the MQW active layer 7 and the P-type clad layer 8 are grown only on the respective buffer layers 5, and an element isolation groove 4 for separating the respective semiconductor light-emitting elements 3 is of necessity formed between them.例文帳に追加

その結果、各バッファ層５上のみに、Ｎ型クラッド層６、ＭＱＷ活性層７およびＰ型クラッド層８を成長させることができ、各半導体発光素子３間に、それらを分離するための素子分離溝４が必然的に形成される。 - 特許庁

Even when a surge voltage is applied, since a pn junction is formed by the n-type semiconductor layer region 130 and the p type impurity diffusion region 170, the concentration of the surge voltage on a defect is prevented and the destruction of the dielectric separation membrane 120 is prevented.例文帳に追加

サージ電圧が印加されたとしても、ｎ−型半導体層領域１３０とｐ型不純物拡散領域１７０とによりｐｎ接合が形成されているため、サージ電圧が欠陥に集中することを防ぎ、誘電体分離膜１２０の破壊を防止することができる。 - 特許庁

To enable control of a threshold voltage within the predetermined range, by lowering the same threshold voltage and also restrain increase in gate leak current in a semiconductor device, provided with an n-type MOSFET and a p-type MOSFET including a high dielectric constant.例文帳に追加

高誘電率膜を含むＮ型ＭＯＳＦＥＴおよびＰ型ＭＯＳＦＥＴを備えた半導体装置において、閾値電圧を低下させることにより所望の範囲で閾値電圧を制御可能とするとともに、ゲートリーク電流の増大を抑制する。 - 特許庁

Then, the width of a depletion layer 6 is adjusted, by controlling reverse bias applied between the p-type region 2 and the n-type region 3 and a positive voltage applied to the gate electrode 5, thus making the capacitance value of the semiconductor variable capacitance capacitor changed.例文帳に追加

そして、Ｐ型領域２およびＮ型領域３間に加える逆バイアスと、ゲート電極５に加える正の電圧とを制御して空乏層６の幅を調節することで、半導体可変容量コンデンサの容量値を変化させる。 - 特許庁

To provide a manufacturing method of a semiconductor device, which suppresses an increase of manufacturing processes, and also suppresses the deterioration of the performance of the whole device even if characteristic improving treatment are carried out for a P-type transistor and an N-type transistor.例文帳に追加

Ｐ型トランジスタの特性向上処理とＮ型トランジスタの特性向上処理とを施したとしても、製造工程の増加を抑制することができ、かつデバイス全体の性能の劣化を抑制することができる半導体装置の製造方法を提供する。 - 特許庁

Since no impurities are present in the di-electric layer of the auxiliary capacitance semiconductor layer 37, deterioration in the characteristics of thin film transistors 23 for pixels, thin film transistors 25 for a p-type driving circuit, and thin film transistors 26 for an N-type driving circuit does not occur.例文帳に追加

補助容量半導体層37の誘電体層には不純物が存在しないため、画素用薄膜トランジスタ23、Ｐ型駆動回路用薄膜トランジスタ25およびＮ型駆動回路用薄膜トランジスタ26の特性劣化を発生させない。 - 特許庁

Ions, having polarity opposite to that of the impurity ions composing a p-type well 3, are implanted to form a first channel region 5b in the edge part of a gate electrode 7n and a second channel region 12, which gives influence only on the shallow region of an n--type semiconductor region 8.例文帳に追加

ｐ型ウェル３を構成する不純物イオンとは逆の極性を持つイオンをイオン注入にて打ち込み、ゲート電極７ｎの端部の第１チャネル領域５ｂおよびｎ^-型半導体領域８の浅い領域のみに影響を与える第２チャネル領域１２を形成する。 - 特許庁

In this wiring structure of a semiconductor device, a silicon film 15 for drain wiring is formed over the upper part of a drain region 25 of a p-type MOSFET forming region 1a to the upper part of a drain region (not shown) of n-type MOSFET forming region 2a.例文帳に追加

本発明の半導体装置の配線構造では、ｐ型ＭＯＳＦＥＴ形成領域１ａのドレイン領域２５の上から、ｎ型ＭＯＳＦＥＴ形成領域２ａのドレイン領域（図示せず）の上に亘って、ドレイン配線用シリコン膜１５が形成されている。 - 特許庁

Each p-type and n-type FeSi2-based thermoelectric conversion semiconductor raw powder 22', 23' and plate made of predetermined metal or powder 21' and/or 24', which are located at least one edge place thereof, are cast inside a sintering mold 3, and these are sintered and jointed at one step in an electric discharge plasma sintering method.例文帳に追加

焼結型３の内部に、ＦｅＳｉ２系のｐ型及びｎ型からなる各熱電変換半導体原料粉末２２’、２３’と、これらの少なくとも一端部に所定の金属からなる板又は粉末２１’及び又は２４’を投入し、これらを放電プラズマ焼結法により一段階で焼結・接合する。 - 特許庁

The method includes: forming an active region for a control circuit transistor 20 on a semiconductor substrate 18; and forming n-type wells 36, 44, p-type wells 38, 46 and the like which constitute photodiodes 22, 24, before forming the control circuit transistor 20.例文帳に追加

半導体基板１８上に制御回路用トランジスタ２０のアクティブ領域を形成し、制御回路用トランジスタ２０を形成する前に、フォトダイオード２２、２４を構成する、Ｎ型ウェル３６、４４及びＰ型ウェル３８、４６等の形成を行う。 - 特許庁

In the logic circuit 10, a recessed LOCOS oxide film 45 is employed that is formed such that an upper surface thereof is flush with the upper surface of the semiconductor substrate 30 and that insulates a p-type MOS transistor element from an n-type MOS transistor element which constitute a CMOS transistor element.例文帳に追加

ロジック回路１０では、上表面が半導体基板３０上表面と同一平面に収まるように形成された、ＣＭＯＳトランジスタ素子を構成するｐ型ＭＯＳトランジスタ素子とｎ型ＭＯＳトランジスタ素子とを絶縁するリセスＬＯＣＯＳ酸化膜４５が採用されている。 - 特許庁

To improve reliability of a compound semiconductor light-emitting element wherein a nanocolumn is formed on a conductive substrate, insulation between nanololumns and between a p-type layer and an n-type layer is ensured therebetween and an insulator which protects a light-emitting layer is buried.例文帳に追加

導電性基板上にナノコラムが形成され、その間には該ナノコラム間およびｐ型層とｎ型層との絶縁を確保し、発光層を保護する絶縁物が埋込まれて成る化合物半導体発光素子において、素子の信頼性を向上する。 - 特許庁

A semiconductor circuit is provided in which two transistors being an n-channel type transistor and a p-channel type transistor are used instead of two clocked inverters occupying eight transistors in a D flip-flop in the conventional manner to reduce the number of transistors.例文帳に追加

本発明においては、従来、Ｄフリップフロップ内でトランジスタ数が８つを占めている２つのクロックドインバータの代わりに、ｎチャネル型トランジスタ及びｐチャネル型トランジスタの２つを用いてトランジスタ数を削減する。 - 特許庁

At least a part of the envelope 2 is covered with a shading material 300 to prevent the light having passed through the envelope 2 from entering into a junction part between a negative electrode base of the field emission type negative electrode 10 formed of a P-type semiconductor, and a negative electrode jointed to the negative electrode base.例文帳に追加

外囲器２を通過した光が電界放出型陰極１０のＰ型半導体からなる陰極ベースとＮ型半導体からなり、陰極ベースに接合された陰極電極との接合部に入射しないように、外囲器２の少なくとも一部が遮光性の材料３００で覆われている。 - 特許庁

In the semiconductor laser, having an InGaAlAs active layer using an InP substrate, an n-type clad layer making direct contact with the active layer is made of InP or InGaAsP, and a p-type optical waveguide layer making direct contact with the active layer is made of an InGaAlAs or an InAlAs.例文帳に追加

ＩｎＰ基板を用いたＩｎＧａＡｌＡｓ系活性層を有する半導体レーザにおいて、活性層に直接接するｎ−クラッド層をＩｎＰまたはＩｎＧａＡｓＰとし、活性層に直接接するｐ−光ガイド層をＩｎＧａＡｌＡｓまたはＩｎＡｌＡｓとする。 - 特許庁

In the semiconductor integrated circuit device, having memory cells, the memory cells are the same, a p-type channel MISFET and n-type channel MISFET constituting a memory cell constituted of a power feed portion to each formed well regions by a common cell topology.例文帳に追加

メモリセルを有する半導体集積回路装置において、メモリセルは同一であり、メモリセルを構成するｐチャネルＭＩＳＦＥＴとｎチャネルＭＩＳＦＥＴがそれぞれ形成されるウェル領域に対する給電部を共通セルトポロジーで構成する。 - 特許庁

Since the n-type region 13 and the p-type region region 12, which serves as light-receiving parts of the photodiode are formed on the bottom surface and on a side surface of an aperture part, the light-receiving part is formed cylindrically and turned into a state such that opening state is obtained, from the surface of the semiconductor substrate 1 upward.例文帳に追加

フォトダイオードの受光部となるＮ型領域１３およびＰ型領域１２が開口部の底面上および側面上に形成されることによって、受光部が筒状に形成されて、半導体基板１の表面から上方に向かって開口した状態になる。 - 特許庁

The diode includes a semiconductor substrate 11 constituted of an N^+ semiconductor layer 1 and an N^- semiconductor layer 2, a P- type anode region 15 formed by selectively diffusing an impurity into an outer surface of the N^- semiconductor layer 2, and an anode electrode 17 conducting with the anode region 15 via a contact region 17c in the anode region 15.例文帳に追加

Ｎ^＋半導体層１及びＮ^−半導体層２からなる半導体基板１１と、Ｎ^−半導体層２の外面に対する選択的な不純物拡散により形成されたＰ型のアノード領域１５と、アノード領域１５内のコンタクト領域１７ｃを介してアノード領域１５と導通するアノード電極１７とを備える。 - 特許庁

The GaN-based semiconductor laser element comprises: a nitride semiconductor layer that is formed above an n-type GaN substrate 10 and includes an active layer 14; a stripe-shaped waveguide structure formed in the nitride semiconductor layer; and a p-side electrode 22 that is formed above the nitride semiconductor layer and has wire-bond regions 22a.例文帳に追加

このＧａＮ系半導体レーザ素子は、ｎ型ＧａＮ基板１０上に形成され、活性層１４を含む窒化物半導体層と、窒化物半導体層に形成されたストライプ状導波路構造と、窒化物半導体層上に形成され、ワイヤボンド領域２２ａを有するｐ側電極２２とを備えている。 - 特許庁

To provide a manufacturing method of a nitride semiconductor device comprising a p-type nitride semiconductor layer, an insulating film covering the nitride semiconductor layer and formed with a through hole, and a metal film in contact with the nitride semiconductor layer exposed at the bottom face of the through hole, which method being able to actualize good ohmic characteristics.例文帳に追加

ｐ型の窒化物半導体層と、窒化物半導体層の表面を覆っているとともに貫通孔が形成されている絶縁膜と、貫通孔の底面に露出している窒化物半導体層の表面に接している金属膜を備えている窒化物半導体装置の製造方法において、良好なオーミック特性を実現できる製造方法を提供する。 - 特許庁

The semiconductor device comprises a channel region having a heterojunction of a first semiconductor region of a gallium nitride or an indium gallium nitride and a second semiconductor region of an indium aluminum nitride, a gate electrode facing the heterojunction from one side of the channel region, and a third semiconductor region of a gallium nitride containing a p-type impurity and facing the heterojunction from the other side of the channel region.例文帳に追加

窒化ガリウム又は窒化インジウムガリウムの第１半導体領域と窒化インジウムアルミニウムの第２半導体領域のヘテロ接合を有するチャネル領域と、そのチャネル領域の一方側からヘテロ接合に対向しているゲート電極と、そのチャネル領域の他方側からヘテロ接合に対向しているｐ型の不純物を含んでいる窒化ガリウムの第３半導体領域を備えている。 - 特許庁

In the semiconductor device having an N-type MOS transistor for ESD protection with a shallow trench structure for element separation, an N-type region having sides and bottom surrounded by a P-type region contacting a drain region of the N-type MOS transistor for ESD protection, and receiving a signal from an external connection terminal, is formed.例文帳に追加

素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域に接したＰ型の領域に側面および底面を囲まれた前記外部接続端子からの信号を受けるＮ型の領域を形成した。 - 特許庁

The semiconductor device comprises a first collector layer formed of n-type GaAs, a second collector layer on the first collector layer formed of n-type InGaP doped to the concentration of 10^18cm^-3 or more, a base layer on the second collector layer formed of p-type GaAs, and an emitter layer on the base layer formed of n-type InGaP.例文帳に追加

ｎ型ＧａＡｓからなる第１のコレクタ層と、第１のコレクタ層上に形成され、１０^１８ｃｍ^—３以上の濃度にドーピングされたｎ型ＩｎＧａＰからなる第２のコレクタ層と、第２のコレクタ層上に形成されたｐ型ＧａＡｓからなるベース層と、ベース層上に形成されたｎ型ＩｎＧａＰからなるエミッタ層とを有する。 - 特許庁

An n-type drain region 19 is provided between an n-type photodiode part 13 and an n-type semiconductor substrate 11 within a p-type well region 12, and a pulse signal is applied from a power supply 20 at the operation of an electronic shutter to discharge the signal charge accumulated in the photodiode part 13 by deepning the potential.例文帳に追加

Ｐ型のウエル領域１２内で、Ｎ型のフォトダイオード部１３とＮ型半導体基板１１との間にＮ型ドレイン領域１９を設け、これに電子シャッター動作時に電源２０からパルス信号を印加し、ポテンシャルを深くすることでフォトダイオード部１３にたまった信号電荷をＮ型ドレイン領域１９に排出する。 - 特許庁

The semiconductor device comprises: an n-type epitaxial layer 2; a trench 3 formed on the n-type epitaxial layer 2, where an embedded electrode 5 is provided inside; and a p^+-type impurity region 2a formed at a prescribed region at the upper surface side of the n-type epitaxial layer 2 with a prescribed interval to the trench 3 when viewed in plan view.例文帳に追加

この半導体装置は、ｎ型エピタキシャル層２と、このｎ型エピタキシャル層２に形成され、内部に埋め込み電極５が設けられたトレンチ３と、ｎ型エピタキシャル層２の上面側の所定領域に、平面的に見て、トレンチ３と所定の間隔を隔てて形成されたｐ^+型不純物領域２ａとを備えている。 - 特許庁